集成
电路
系统公司
ICS94229
超前信息
可编程系统时钟芯片为AMD - K7 处理器
推荐应用：
VIA KT266芯片组的风格
输出特点：
1 - 差分对漏极开路CPU时钟@ 2.5V
1 - 差分对推挽CPU时钟@ 2.5V
11 - PCI包括1自由运行和1月初@ 3.3V
1 - 为48MHz ， 3.3V @定
1 - 24 / 48MHz的@ 3.3V
3 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程输出频率。
可编程输出上升/下降时间。
可编程斜率和倾斜控制CPUCLK ，
PCICLK ， AGP ，楼盘， 48MHz的和24_48MHz 。
实时系统复位输出。
扩频电磁干扰控制一般
通过7分贝到8分贝，具有可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
使用外部14.318MHz晶振。
歪斜规格：
CPU - CPU ： <175ps
PCI - PCI ： <500ps
CPU （早期 - PCI ：分= 1.0ns ，最大= 2.0ns
CPU循环周期抖动： <250ps
引脚配置
VDDref
GND
X1
X2
AVDD48
*FS2/48MHz
*FS3/24_48MHz
GND
* WDEN / PCICLK_F
*SEL24_48#/PCICLK0
PCICLK1
GND
PCICLK2
PCICLK3
VDDpci
PCICLK4
PCICLK5
PCICLK6
GND
PCICLK7
PCILCK8
PCICLK9_E
VDDpci
SRESET ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF_F
比
AGP_STOP ＃ *
GND
CPUCLKT0
CPUCLKC0
VDDL
CPUCLK_CST0
CPUCLK_CSC0
GND
CPU_STOP ＃ *
PCI_STOP ＃ *
PD ＃ *
AVDD
AGND
SDATA
SCLK
GND
AGP2
AGP1
AGP0
VddAGP
48引脚SSOP 300MIL
*的120K内部上拉电阻连接到VDD
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz的（1： 0）
24_48MHz
的功能
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
（兆赫）
233.33
220.00
210.00
200.00
190.00
180.00
170.00
150.00
140.00
120.00
110.00
66.67
200.00
166.67
100.00
133.33
AG P
（兆赫）
77.78
73.33
70.00
66.67
76.00
72.00
68.00
75.00
70.00
60.00
66.00
66.67
66.67
66.67
66.67
66.67
PCICLK
（兆赫）
38.88
36.67
35.00
33.33
38.00
36.00
34.00
37.50
35.00
30.00
33.00
33.33
33.33
33.33
33.33
33.33
2
2
REF（ 1：0 ）
REF_F
中央处理器
Divder
停止
CPUCLKT0
CPUCLKC0
CPUCLK_CST0
CPUCLK_CSC0
PCICLK9_E
中央处理器
Divder
停止
SEL24_48#
SDATA
SCLK
FS（ 3：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
AGP_STOP ＃
控制
逻辑
AGP
Divder
停止
3
PCI
Divder
停止
9
PCICLK （ 8 ： 0 ）
PCICLK_F
AGP （2 ：0）
SRESET ＃
比
CONFIG 。
注册。
94229牧师 - 01年5月31日
第三方的品牌和名称均为其各自所有者的财产。
超前信息文件包含有关产品的信息
在形成或设计阶段的发展。特征数据和
其他规格的设计目标。 ICS保留随时更改或向右
停止这些产品，恕不另行通知。
ICS94229
ICS94229
超前信息
引脚说明
引脚数
1, 15, 23, 25,
2, 8, 12, 19,
29, 37, 43
3
4
5
6
7
9
10
21, 20, 18, 17,
16, 14, 13, 11
22
24
28, 27, 26
30
31
32
33
34
35
36
38
39
40
42
41
44
45
46
47
48
P I N NA M E
VDD
GND
X1
X2
AVDD48
FS2
1, 2
48MHz
FS3
1, 2
24_48MHz
WDEN
PCICLK_F
SEL24_48#
1, 2
PCICLK0
PCICLK （8： 1）
PCICLK9_E
SRESET ＃
1
AGP （2 ：0）
SCLK
SDATA
AGND
AVDD
PD ＃
PCI_STOP ＃
CPU_STOP ＃
1, 2
CPUCLK_CSC0
CPUCLK_CST0
VDDL
CPUCLKT0
CPUCLKC0
AGP_STOP ＃
比
REF_F
FS1
FS0
1, 2
TYPE
PWR
PWR
IN
OUT
PWR
IN
OUT
IN
OUT
IN
OUT
IN
OUT
OUT
OUT
OUT
OUT
IN
I / O
PWR
PWR
IN
IN
IN
OUT
OUT
PWR
OUT
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
描述
供电，标称3.3V
地
晶振输入，具有内部装载帽（ 36pF ）和反馈电阻从X2
晶振输出，标称14.318MHz 。有内部负荷上限（ 36pF ）
供电，标称3.3V
频率选择引脚。锁存输入
48MHz的输出时钟
频率选择引脚。锁存输入
24或48MHz的时钟输出
硬件使能看门狗电路。默认的安全频率为100MHz 。
自由运行PCI时钟不会影响PCI_STOP ＃的电源管理。
逻辑输入选择24或48MHz的引脚7输出
PCI时钟输出
PCI时钟输出。
早期的PCI时钟。通过2ns的信息一般PCI时钟。可以通过PCI_STOP ＃停止。
实时系统复位信号看门狗tmer超时。这个信号是低有效。
AGP时钟输出
我的时钟输入
2
C输入， 5V容限输入
数据引脚用于I
2
电路5V宽容
模拟地
供电，标称3.3V
异步低电平有效输入引脚，用于关闭该设备的电源，以进入低功耗
状态。内部时钟被禁止和VCO和晶体停止。该
的电源关断延迟将不大于3毫秒。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入为低电平
这种异步输入暂停CPUCLKT ， CPUCLKC & CUCLKC_CS时钟的逻辑"0"
级驱动为低电平时。
"Complementary"时钟差分对CPU的输出。这些推挽输出需要
外部1.5V的上拉（推挽）
"True"时钟差分对CPU的输出。这些推挽输出需要一个外部1.5V
拉（推挽） 。
电源为CPUCLKs ，标称2.5V
"True"时钟差分对CPU的输出。这些漏极开路输出，需要一个外部1.5V
拉（漏极开路） 。
"Complementary"时钟差分对CPU的输出。这些漏极开路输出需要一个
外部1.5V的上拉（漏极开路） 。
停止所有的AGP时钟的逻辑0电平，当输入为低电平
输出"0"为100MHz的或"1"为133MHz的南桥
14.318 MHz的自由运行的参考时钟。 ，而不是由REF_STOP ＃ afftected
频率选择引脚。锁存输入
14.318 MHz参考时钟。
频率选择引脚。锁存输入
14.318 MHz参考时钟。
REF1
1, 2
REF0
注意事项：
1： 120K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS94229
超前信息
概述
该
ICS94229
是一个主时钟合成器芯片采用VIA KT266芯片组的风格AMD - K7的系统。这提供了所有
需要这样一个系统时钟。
该
ICS94229
属于ICS新一代可编程系统时钟发生器。它采用串行编程我
2
C
接口为改变输出功能，改变输出频率，输出配置力量，配置车辆
输出到输出偏斜，改变扩频量，改变组的分压比和DIS /启用各个时钟。
该器件还具有ICS礼“看门狗”技术，该技术将重置频率到一个安全的环境，如果系统
成为从超频不稳定。
SRESET ＃信号说明
从ICS94229系统时钟发生器的SRESET ＃信号是一个可以用于复位系统中的实时有源低脉冲。
漏极开路N沟道输出RESET＃引脚必须绑在系统复位线，有一个上拉电阻。当被激活时，
该SRESET ＃输出将被驱动到低带288ms的脉冲宽度。
第三方的品牌和名称均为其各自所有者的财产。
3
ICS94229
超前信息
简介我
2
I2C寄存器说明
可编程系统频率发生器
注册名称
功能&频率
选择注册
输出控制寄存器
字节
0
描述
输出频率，硬件/ I C
频率选择，扩展频谱&
输出使能控制寄存器。
活动/非活动输出控制
寄存器/锁存器的输入回读。
字节11位[7 ： 4 ]是ICS的供应商ID - 1001 。
其他位该寄存器候设备
这部分的修订ID 。
写入该寄存器将配置
字节数有多少字节将
读回。不写00
H
这个字节。
写入该寄存器将配置
秒看门狗数量
计时器复位。
看门狗使能，看门狗状态
可编程的'安全'频率'可以
配置该寄存器。
该位选择是否输出
频率是由硬件/ 0字节控制
配置或字节11&12
编程。
这些寄存器控制分频器比率
到相位检测器，从而控制
VCO的输出频率。
这些寄存器控制蔓延
百分比金额。
递增或递减组歪斜
构成相比，初始偏斜。
这些寄存器将控制输出
上升和下降时间。
2
PWD默认
见个人
字节说明
见个人
字节说明
见个人
字节说明
1, 2, 3
供应商ID &修订ID
注册
5, 6, 7
字节数
回读注册
8
08
H
看门狗使能寄存器
4
10
H
看门狗控制寄存器
000,0000
VCO控制选择位
4, 5
0
VCO频率控制
注册
扩频控制
注册
集团歪斜控制
注册
输出上升/下降时间
选择寄存器
9, 10
依靠
硬件/ 0字节
CON组fi guration
依靠
硬件/ 0字节
CON组fi guration
见个人
字节说明
见个人
字节说明
11, 12
13, 14
15, 16
注意事项：
1.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器中的数据
核查。回读功能将支持标准的SMBus控制器协议。
的字节数回读是
通过写字节8定义。
当写入的字节11 - 12和字节13日 - 14日，他们必须被写为一组。
如果，例如，仅一个字节14被写入
但不是15 ，也不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入的控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的能力
字节已被转移。上面显示的命令代码和字节计数必须被发送，但数据被忽略
对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
2.
3.
4.
5.
6.
7.
第三方的品牌和名称均为其各自所有者的财产。
5
QQ：2881677436 复制
