集成
电路
系统公司
ICS93716
低成本DDR锁相环时钟驱动器
推荐应用：
DDR时钟驱动器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
I
2
下功能和输出控制
反馈引脚输入到输出的同步
扩频宽容投入
开关特性：
峰 - 峰值抖动（ 66MHz的） ： <120ps
峰 - 峰值抖动（ >100MHz ） ： <75ps
周期 - 周期抖动（ >100MHz ） ： <65ps
输出 - 输出偏斜： <100ps
输出上升时间和下降时间： 650ps - 950ps
引脚配置
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
CLK_INC
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
FBINC
FBINT
FB_OUTT
FB_OUTC
CLKT3
CLKC3
GND
28引脚SSOP和TSSOP
的功能
输入
AVDD CLK_INT
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
L
H
<20MHz
L
H
H
L
CLK_INC CLKT CLKC
H
L
L
H
Z
L
H
H
L
Z
H
L
输出
FB_OUTT FB_OUTC
L
H
Z
L
H
H
L
Z
H
L
PLL状态
on
on
关闭
旁路/关
旁路/关
框图
GND
GND
FB_OUTT
FB_OUTC
SCLK
SDATA
控制
逻辑
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
FB_INC
CLK_INC
CLK_INT
CLKT3
CLKC3
PLL
CLKT4
CLKC4
CLKT5
CLKC5
0420E—04/01/03
ICS93716
ICS93716
引脚说明
引脚数
6, 11, 15, 28
引脚名称
GND
TYPE
PWR
OUT
OUT
PWR
地
"Complementar y"时钟的差分对的输出。
"Tr ue"时钟的差分对的输出。
电源2.5V
描述
27 ，25， 16 ，14，如图5所示， 1 CLKC （ 5:0）
26 ，24， 17 ，13， 4,2 CLKT （ 5:0）
3, 12, 23
7
8
9
10
18
VDD
SCLK
CLK_INT
CLK_INC
VDDA
FB_OUTC
IN
IN
IN
PWR
OUT
我的时钟输入
2
C输入， 5V容限输入
"True"参考时钟输入
"Complementar y"参考时钟输入
模拟电源， 2.5V
"Complementar y"反馈输出，专门用于外部反馈。它
开关在相同的频率在CLK 。此输出必须连接
到FB_INC 。
"True" "反馈输出，专门用于外部反馈。它切换
在相同的频率在CLK 。此输出必须连接到
FB_INT 。
"True"反馈输入，提供反馈信号到内部锁相环
与CLK_INT同步，以消除相位误差。
"Complementar y"反馈输入信号提供给内部PLL
用于与CLK_INC同步，以消除相位误差。
19
20
21
22
FB_OUTT
FB_INT
FB_INC
OUT
IN
IN
SDATA
IN
因为我的数据输入
2
C串行输入， 5V容限输入
0420E—04/01/03
2
ICS93716
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至4.6V
GND - 0.5V至V
DD
+ 0.5V
0 ° C至+ 85°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 85℃ ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V ，R
L
= 120, C
L
= 15pF的（除非另有说明）
参数
输入高电流
输入低电平电流
工作电源
当前
输入钳位电压
高电平的输出
电压
低电平输出电压
符号
条件
I
IH
V
I
= V
DD
或GND
I
IL
V
I
= V
DD
或GND
I
DD2.5
R
L
= 120, C
L
= 0pf @ 170MHz的
I
DDPD
V
IK
V
OH
V
OL
C
L
= 0pF
V
DDQ
= 2.3V Iin的= -18mA
I
OH
= -1毫安
I
OH
= -12毫安
I
OL
= 1毫安
I
OL
= 12毫安
V
I
= GND或V
DD
V
OUT
= GND或V
DD
民
5
典型值
最大
5
250
65
V
DD
- 0.1
1.7
0.1
0.6
3
3
350
90
-1.2
单位
A
A
mA
mA
V
V
V
V
V
pF
pF
C
IN
输入电容
1
C
OUT
输出电容
1
1
通过设计，在233MHz的保证，而不是100 ％生产测试。
0420E—04/01/03
4
ICS93716
DC电气特性
（见注1）
T
A
= 0 - 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
电源电压
低电平输入电压
符号
V
DDQ
, A
VDD
V
IL
条件
民
2.3
典型值
2.5
0.4
最大
2.7
V
DD
/2 - 0.18
0.7
2.1
5
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2
0.1
0
V
DD
/2 + 0.2
±5
85
单位
V
V
V
V
V
V
V
V
V
V
A
°C
高电平输入电压
直流输入信号电压
（注2 ）
差分输入信号
电压（注3）
输出差分交叉
电压（注4 ）
输入差分交叉
电压（注4 ）
高阻抗
输出电流
工作自由空气
温度
V
IH
V
IN
CLK_INT ， CLK_INC ， FB_INC ，
FB_INT
SCLK ， SDATA
-0.3
CLK_INT ， CLK_INC ， FB_INC ，
V
DD
/2 + 0.18
FB_INT
SCLK ， SDATA
1.7
-0.3
DC - CLK_INT ， CLK_INC ，
FB_INC ， FB_INT
AC - CLK_INT ， CLK_INC ，
FB_INC ， FB_INT
0.36
0.7
V
DD
/2 - 0.15
V
DD
/2 - 0.2
V
DD
=2.7V, V
OUT
=V
DD
或GND
V
ID
V
OX
V
IX
I
OZ
T
A
注意事项：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2.直流输入信号电压用于差分输入的允许直流偏移。
3.差分输入信号电压指定的差分电压[VTR - VCP ]
需要切换，其中VTR是真正的输入电平，并VCP是
互补的输入电平。
4.差分交叉点电压，预计跟踪V的变化
DD
并且是
电压，在该差分信号穿过。
0420E—04/01/03
5
集成
电路
系统公司
ICS93716
低成本DDR锁相环时钟驱动器
推荐应用：
DDR时钟驱动器
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
I
2
下功能和输出控制
反馈引脚输入到输出的同步
扩频宽容投入
开关特性：
峰 - 峰值抖动（ 66MHz的） ： <120ps
峰 - 峰值抖动（ >100MHz ） ： <75ps
周期 - 周期抖动（ >100MHz ） ： <65ps
输出 - 输出偏斜： <100ps
输出上升时间和下降时间： 650ps - 950ps
引脚配置
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
SCLK
CLK_INT
CLK_INC
VDDA
GND
VDD
CLKT2
CLKC2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
GND
CLKC5
CLKT5
CLKC4
CLKT4
VDD
SDATA
FBINC
FBINT
FB_OUTT
FB_OUTC
CLKT3
CLKC3
GND
28引脚SSOP和TSSOP
的功能
输入
AVDD CLK_INT
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
L
H
<20MHz
L
H
H
L
CLK_INC CLKT CLKC
H
L
L
H
Z
L
H
H
L
Z
H
L
输出
FB_OUTT FB_OUTC
L
H
Z
L
H
H
L
Z
H
L
PLL状态
on
on
关闭
旁路/关
旁路/关
框图
GND
GND
FB_OUTT
FB_OUTC
SCLK
SDATA
控制
逻辑
CLKT0
CLKC0
CLKT1
CLKC1
CLKT2
CLKC2
FB_INT
FB_INC
CLK_INC
CLK_INT
CLKT3
CLKC3
PLL
CLKT4
CLKC4
CLKT5
CLKC5
0420E—04/01/03
ICS93716
ICS93716
引脚说明
引脚数
6, 11, 15, 28
引脚名称
GND
TYPE
PWR
OUT
OUT
PWR
地
"Complementar y"时钟的差分对的输出。
"Tr ue"时钟的差分对的输出。
电源2.5V
描述
27 ，25， 16 ，14，如图5所示， 1 CLKC （ 5:0）
26 ，24， 17 ，13， 4,2 CLKT （ 5:0）
3, 12, 23
7
8
9
10
18
VDD
SCLK
CLK_INT
CLK_INC
VDDA
FB_OUTC
IN
IN
IN
PWR
OUT
我的时钟输入
2
C输入， 5V容限输入
"True"参考时钟输入
"Complementar y"参考时钟输入
模拟电源， 2.5V
"Complementar y"反馈输出，专门用于外部反馈。它
开关在相同的频率在CLK 。此输出必须连接
到FB_INC 。
"True" "反馈输出，专门用于外部反馈。它切换
在相同的频率在CLK 。此输出必须连接到
FB_INT 。
"True"反馈输入，提供反馈信号到内部锁相环
与CLK_INT同步，以消除相位误差。
"Complementar y"反馈输入信号提供给内部PLL
用于与CLK_INC同步，以消除相位误差。
19
20
21
22
FB_OUTT
FB_INT
FB_INC
OUT
IN
IN
SDATA
IN
因为我的数据输入
2
C串行输入， 5V容限输入
0420E—04/01/03
2
ICS93716
绝对最大额定值
电源电压（ VDD & AVDD ） 。 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
-0.5V至4.6V
GND - 0.5V至V
DD
+ 0.5V
0 ° C至+ 85°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 85℃ ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V ，R
L
= 120, C
L
= 15pF的（除非另有说明）
参数
输入高电流
输入低电平电流
工作电源
当前
输入钳位电压
高电平的输出
电压
低电平输出电压
符号
条件
I
IH
V
I
= V
DD
或GND
I
IL
V
I
= V
DD
或GND
I
DD2.5
R
L
= 120, C
L
= 0pf @ 170MHz的
I
DDPD
V
IK
V
OH
V
OL
C
L
= 0pF
V
DDQ
= 2.3V Iin的= -18mA
I
OH
= -1毫安
I
OH
= -12毫安
I
OL
= 1毫安
I
OL
= 12毫安
V
I
= GND或V
DD
V
OUT
= GND或V
DD
民
5
典型值
最大
5
250
65
V
DD
- 0.1
1.7
0.1
0.6
3
3
350
90
-1.2
单位
A
A
mA
mA
V
V
V
V
V
pF
pF
C
IN
输入电容
1
C
OUT
输出电容
1
1
通过设计，在233MHz的保证，而不是100 ％生产测试。
0420E—04/01/03
4
ICS93716
DC电气特性
（见注1）
T
A
= 0 - 85°C ;电源电压AVDD ， VDD = 2.5 V +/- 0.2V （除非另有说明）
参数
电源电压
低电平输入电压
符号
V
DDQ
, A
VDD
V
IL
条件
民
2.3
典型值
2.5
0.4
最大
2.7
V
DD
/2 - 0.18
0.7
2.1
5
V
DD
+ 0.3
V
DD
+ 0.6
V
DD
+ 0.6
V
DD
/2 + 0.15
V
DD
/2
0.1
0
V
DD
/2 + 0.2
±5
85
单位
V
V
V
V
V
V
V
V
V
V
A
°C
高电平输入电压
直流输入信号电压
（注2 ）
差分输入信号
电压（注3）
输出差分交叉
电压（注4 ）
输入差分交叉
电压（注4 ）
高阻抗
输出电流
工作自由空气
温度
V
IH
V
IN
CLK_INT ， CLK_INC ， FB_INC ，
FB_INT
SCLK ， SDATA
-0.3
CLK_INT ， CLK_INC ， FB_INC ，
V
DD
/2 + 0.18
FB_INT
SCLK ， SDATA
1.7
-0.3
DC - CLK_INT ， CLK_INC ，
FB_INC ， FB_INT
AC - CLK_INT ， CLK_INC ，
FB_INC ， FB_INT
0.36
0.7
V
DD
/2 - 0.15
V
DD
/2 - 0.2
V
DD
=2.7V, V
OUT
=V
DD
或GND
V
ID
V
OX
V
IX
I
OZ
T
A
注意事项：
1.未使用的输入必须保持高电平或低电平，以防止它们飘浮。
2.直流输入信号电压用于差分输入的允许直流偏移。
3.差分输入信号电压指定的差分电压[VTR - VCP ]
需要切换，其中VTR是真正的输入电平，并VCP是
互补的输入电平。
4.差分交叉点电压，预计跟踪V的变化
DD
并且是
电压，在该差分信号穿过。
0420E—04/01/03
5
QQ：2880707522 复制
