集成
电路
系统公司
ICS9250-32
频率发生器&集成缓冲器对PII / III
推荐应用：
亭纳式芯片组
输出特点：
3 - 处理器@ 2.5V
8 - PCI 3.3V @
2 - IOAPIC @ 2.5V
1 - MREF @ 2.5V ， DRCG内存参考时钟
9 - SDRAM @ 3.3V包括一名自由运行
1 - 2V48M @ 2.5V固定（ DOT ）
1 - 3V48M @ 3.3V固定的（ USB ）
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
支持电源管理： CPU ， PCI ， SDRAM站
从我
2
C语言编程。
扩频的EMI控制（ 0 -0.5 ％ ）
使用外部14.318MHz晶振
关键的特定连接的阳离子：
CPU输出抖动
（ CYC-天幕）
： <175ps
IOAPIC输出抖动
（ CYC-天幕）
： <500ps
MREF输出抖动
（ CYC-天幕）
： <250ps
2V48M输出抖动
（ CYC-天幕）
： <250ps
3V48M输出抖动
（ CYC-天幕）
： <500ps
CPU - CPU ： < 175ps
SDRAM - SDRAM < 250PS
PCI - PCI ： < 500PS
IOAPIC - IOAPIC ： < 250PS
BUFFER_IN到SDRAM传播延迟： 5.5 7.5ns
引脚配置
2V48M
3V48M
VDD48
GND48
X1
X2
GND
*(CPU2_EN#)REF0
REF1
VDD
PCICLK0
PCICLK1
GNDPCI
VDDpci
PCICLK2
PCICLK3
PCICLK4
PCICLK5
VDDpci
GNDPCI
PCICLK6
PCICLK7
SCLK
VDDA
GNDA
SDATA
BUF_IN
*FS0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDLIOAPIC
IOAPIC0
IOAPIC1
GNDLIOAPIC
VddLCPU
CPUCLK0
CPUCLK1
VddLCPU
GNDLCPU
CPUCLK2
MREF66
VDD
SDRAM_F
SDRAM0
VDDSDR
GNDSDR
SDRAM1
SDRAM2
SDRAM3
GNDSDR
VDDSDR
SDRAM4
SDRAM5
VDDSDR
GNDSDR
SDRAM6
SDRAM7
FS1*
56引脚SSOP 300MIL
*这些输入有一个50K的上拉至VDD 。
的功能
FS1
上电锁存
FS0
REF1/CPU2_EN#
1
1
0
1
0
1
0
X
X
X
CPU0
CPU1,
MREF
66MHz
66MHz
TCLK/2
版权所有
三态
CPU2
三态
66MHz
TCLK/2
版权所有
三态
框图
PLL2
3V48M
2V48M
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
BUF_IN
CPU_EN ＃
SDATA
SCLK
FS（ 1：0 ）
控制
逻辑
CONFIG 。
注册。
PCI
Divder
8
1
1
2
REF（ 1：0 ）
1
中央处理器
Divder
3
CPUCLK （2 ：0）
0
0
SDRAM
Divder
8
SDRAM（ 7：0 ）
SDRAM_F
IOAPIC
Divder
2
IOAPIC （1： 0）
电源组
VDD = REF时， X1，X2
VDDPCI = PCICLK
VDDSDR = SDRAM
VDD48 = 3V48M
VDDLCPU = CPU
VDDLIOAPIC = IOAPIC ， 2V48M
VDDA = PLL内核
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
PCICLK （ 7 ： 0 ）
3V66
Divder
MREF66
9250-32 B版00年9月7日
第三方的品牌和名称均为其各自所有者的财产。
ICS9250-32
ICS9250-32
概述
该
ICS9250-32
对于台式机设计的单芯片时钟解决方案。它提供了这样的系统的所有必要的时钟信号。
扩频可以通过我启用
2
C语言编程。扩频通常会降低系统的电磁干扰8分贝至10dB 。
这简化了EMI认证，而不诉诸板设计迭代或昂贵的屏蔽。该ICS9250-32采用
专有的闭环设计，它严格控制散布在工艺和温度变化的百分比。
串行编程我
2
C接口允许转变职能，停止时钟编程和频率选择。
引脚配置
引脚数
1
2
3, 10, 14, 19, 24,
33, 36, 42, 45
4, 7, 13, 20, 25,
32, 37, 41, 48, 53
5
6
8
9
22, 21, 18, 17, 16,
15, 12, 11
23
26
27
28
29
30, 31, 34, 35, 38,
39, 40, 43
44
46
49, 52, 56
47, 50, 51
54, 55
引脚名称
2V48M
3V48M
VDD
GND
X1
X2
CPU2_EN#
REF0
REF1
PCICLK （ 7 ： 0 ）
SCLK
SDATA
BUF_IN
FS0
FS1
SDRAM（ 7：0 ）
SDRAM_F
MREF66
VDDL
CPUCLK （2 ：0）
IOAPIC （1： 0）
TYPE
OUT
OUT
PWR
PWR
IN
OUT
IN
OUT
OUT
OUT
IN
I / O
IN
IN
IN
OUT
OUT
OUT
PWR
OUT
OUT
描述
48MHz的输出时钟2.5V （ DOT ）的时钟
48MHz的时钟输出3.3V （ USB ）时钟
3.3V的电源输出SDRAM缓存， PCI输出缓冲器，
基准输出缓冲器和输出3V48
接地引脚
晶振输入，名义上14.318MHz 。
晶振输出，标称14.318MHz 。
当拉高（默认）禁用CPU2
使CPU2拉为低电平
14.318 MHz参考时钟。
14.318 MHz参考时钟。
PCI时钟输出。
对I C电路可承受5V时钟引脚
数据引脚为I C电路， 5V容限
输入为SDRAM扇出缓冲器
频率选择引脚。
频率选择引脚。
SDRAM时钟输出
SDRAM时钟输出自由运行不受IC
DRCG参考内存的66MHz 2.5V
电源引脚CPUCLKs和IOAPIC时钟。 2.5V
2.5V的CPU时钟输出。
2.5V IOAPIC时钟输出
2
2
2
的功能
FS1
1
1
1
0
0
FS0
1
1
0
1
0
上电锁存
CPU0
REF1 / CPU2_EN ＃ CPU1 ， MREF
1
66MHz
0
66MHz
X
TCLK/2
X
版权所有
X
三态
CPU2
三态
66MHz
TCLK/2
版权所有
三态
SDRAM
[0:7]
BUF_IN
BUF_IN
BUF_IN
版权所有
三态
2V48:
3V48
48MHz
48MHz
TCLK/2
版权所有
三态
PCI
33MHz
33MHz
TCLK/4
版权所有
三态
REF
IOAPIC
14.318MHz 33MHz的
14.318MHz 33MHz的
TCLK
TCLK/4
版权所有
版权所有
三态
三态
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9250-32
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）字节5
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
确认
虚拟字节数
确认
BYTE 0
确认
1个字节
确认
2字节
确认
BYTE 3
确认
4个字节
确认
BYTE 5
确认
停止位
确认
停止位
确认
BYTE 5
确认
4个字节
确认
BYTE 3
确认
2字节
确认
1个字节
确认
BYTE 0
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
字节数
注意事项：
1.
2.
3.
4.
5.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器中的数据
VERI网络阳离子。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送，但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
6.
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9250-32
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 。
外壳温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
5.5 V
GND -0.5 V到V
DD
+0.5 V
0 ° C至+ 70°C
115°C
-65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下长时间
可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70℃ ;电源电压V
DD
= 3.3 V +/-5%, V
DDL
= 2.5伏+/- 5％ （除非另有说明）
参数
符号
条件
民
典型值
最大
2
V
DD
+0.3
输入高电压
V
IH
V
SS
-0.3
0.8
输入低电压
V
IL
V
IN
= V
DD
-5
5
输入高电流
I
IH
V
IN
= 0 V ;输入没有上拉电阻
-5
I
IL1
输入低电平电流
V
IN
= 0 V ;输入上拉电阻
-200
I
IL2
I
DD3.3OP
C
L
=最大载荷;选择@ 66兆赫
251
280
工作电源
当前
I
DD2.5OP
C
L
=最大载荷;选择@ 66兆赫
27
100
V
DD
= 3.3 V
14.312
输入频率
F
i
C
IN
逻辑输入
5
输入电容
X1 & X2 oins
27
45
C
INX
转换时间
1
建立时间
1
CLK稳定
1
SKEW
1
1
单位
V
V
A
A
mA
mA
兆赫
pF
pF
ms
ms
ms
ns
ns
T
TRANS
T
s
T
刺
T
CPU - IOAPIC
T
CPU -PCI
到目标频率的第一道口
从渡月1日至1 ％的目标频率
从V
DD
= 3.3 V至1 ％的目标频率
CPU & IOAPIC @ 1.25 V
CPU @ 1.25 V ， PCI @ 1.5 V
1.5
1.5
2.3
2.1
3
3
3
3.5
3.5
通过设计保证，而不是100 ％生产测试。
第三方的品牌和名称均为其各自所有者的财产。
5
QQ：2880707522 复制
