集成
电路
系统公司
ICS9248-151
频率发生器&集成缓冲器对赛扬& PII / III
推荐应用:
威盛Apollo临266芯片组的风格。
输出特点:
3 - 处理器@ 2.5V ,高达200MHz 。
3 - IOAPIC @ 2.5V, ½ PCI frequency
9 - PCI @ 3.3V ,
1 - 为48MHz , 3.3V @定。
1 - 24 / 48MHz的@ 3.3V
2 - REF @ 3.3V , 14.318MHz 。
3 - AGP @ 3.3V
产品特点:
高达200MHz的频率支持
支持电源管理功能:PCI , CPU停止
和断电。
扩频的EMI控制( 0至-0.5 % , ±0.25 % ) 。
使用外部14.318MHz晶振
歪斜规格:
CPU - CPU : <175ps
PCI - PCI : <500ps
CPU (早期) -pci :最小= 1.0ns ,最大为2.5ns =
CPU循环周期抖动: < 250PS
引脚配置
VDDref
GND
X1
X2
AVDD48
*FS3/48MHz
*FS2/24_48MHz
GND
PCICLK_F
PCICLK0
PCICLK1
GND
PCICLK2
PCICLK3
VDDpci
PCICLK4
PCICLK5
PCICLK6
GND
PCICLK7
*FS1
*FS0
AGPCLK0
VddAGP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0
REF1/FS4*
VddLAPIC
IOAPIC0
IOAPIC1
GND
IOAPIC2
VddLCPU
GND
CPUCLK0
CPUCLK1
VddLCPU
GND
CPUCLK2/F
CPU_STOP # *
PCI_STOP # *
PD *
AVDD
GND
SDATA
SCLK
AGPCLK2
AGPCLK1
GND
48引脚SSOP 300MIL
*的120K内部上拉电阻连接到VDD
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
的功能
FS4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
FS2 FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1 FS0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
(兆赫)
200.00
190.00
180.00
170.00
166.00
160.00
150.00
145.00
140.00
136.00
130.00
124.00
AG P
(兆赫)
80.00
76.00
72.00
68.00
66.40
64.00
75.00
72.50
70.00
68.00
65.00
62.00
PCICLK
(兆赫)
40.00
38.00
36.00
34.00
33.20
32.00
37.50
36.25
35.00
34.00
32.50
31.00
2
REF( 1:0 )
中央处理器
Divder
停止
2
CPUCLK (1: 0)
停止/女
CPUCLK2/F
3
AGPCLK (2 :0)
AGP
Divder
FS( 4:0 )
PD #
PCI_STOP #
CPU_STOP #
SDATA
SCLK
控制
逻辑
CONFIG 。
注册。
PCI
Divder
停止
IOAPIC
Divder
3
IOAPIC (2 :0)
ICS9248-151
8
PCICLK ( 7 : 0 )
PCICLK_F
66.67
100.00
118.00
133.33
66.67
66.67
78.67
66.67
33.34
33.33
39.33
33.34
9248-151 B版本01年1月29日
第三方的品牌和名称均为其各自所有者的财产。
ICS保留随时修改中确定的设备数据的权利
本出版物,恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本,以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-151
引脚说明
引脚数
1
2, 12, 19, 25,
30, 36, 40, 43
3
4
5
6
7
8
9
20, 18, 17, 16, 14,
13, 11, 10
15
21, 22
27, 26, 23
24
28
29
31
32
33
34
35
37, 41
38, 39
42, 44, 45
46
47
48
P I N NA M E
VDDref
GND
X1
X2
AVDD48MHz
FS3
48MHz
FS2
24_48MHz
AGND48MHz
PCICLK_F
PCICLK ( 7 : 0 )
VDDpci
FS( 1:0 )
1, 2
AGPCLK (2 :0)
VddAGP
SCLK
SDATA
AVDD
PD #
PCI_STOP #
1
CPU_STOP #
CPUCLK2/F
VddLCPU
CPUCLK (1: 0)
IOAPIC (2 :0)
VddLAPIC
FS4
1, 2
REF1
REF0
TYPE
PWR
PWR
IN
OUT
PWR
IN
OUT
IN
OUT
PWR
OUT
OUT
PWR
IN
OUT
PWR
IN
I / O
PWR
IN
IN
IN
OUT
PWR
OUT
OUT
PWR
IN
OUT
OUT
描述
参考文献, XTAL电源,标称3.3V
地
晶振输入,具有内部装载帽( 36pF )和反馈
从X2电阻
晶振输出,标称14.318MHz 。有内部负荷
帽( 36pF )
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
频率选择引脚。锁存输入。内部上拉至VDD
48MHz的输出时钟
频率选择引脚。锁存输入。内部上拉至VDD
24或48MHz的输出
地上24 & 48MHz的输出缓冲器和固定PLL内核。
自由运行PCI时钟不会影响PCI_STOP #电源
管理。
PCI时钟输出。 Syncheronous以CPU时钟与1-2ns歪斜
供应PCICLK_F和PCICLK ,标称3.3V
频率选择引脚。锁存输入。内部上拉至VDD
定义为2X PCI AGP输出。这些可能不会停止。
功率为AGP时钟
我的时钟输入
2
C输入, 5V容限输入
数据引脚用于I
2
电路5V宽容
电源PLL内核3.3V
异步低电平有效输入引脚用于掉电
设备进入低功率状态。内部时钟被禁用
andthe VCO andthecrystalarestopp版。牛逼 é升吨简CY F T ^ h ê
掉电将不会大于3毫秒。
暂停PCICLK时钟的逻辑0电平,当输入为低电平(移动
模式, MODE = 0时)
这种异步输入暂停CPUCLKs逻辑"0"水平时,
驱动为低电平。
CPUCLK要么停止的通过CPU_STOP #或自由运行
这取决于我
2
C选用, 0 =自由运行1 =停止的
供应CPU时钟标称值为2.5V
CPU时钟输出,低,如果CPU_STOP # =低
IOAPIC时钟输出。 14.318兆赫技术VDDLIOAPIC 。
供应IOAPIC ,标称值为2.5V
频率选择引脚。锁存输入
14.318 MHz参考时钟。
14.318 MHz参考时钟。
注意事项:
1: 120K内部上拉电阻到3.3V的输入指示
2 :双向输入/输出管脚,输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
第三方的品牌和名称均为其各自所有者的财产。
2
ICS9248-151
概述
该
ICS9248-151
对于台式机的单芯片时钟解决方案
设计。它提供了这样一个所有必要的时钟信号
系统。
扩频可以通过我启用
2
C语言编程。
扩频通常会降低系统的电磁干扰8dB至
10分贝。这简化了EMI认证,而不诉诸
电路板设计迭代或昂贵的屏蔽。该ICS9248-151
采用专有的闭环设计,紧密
控制散布在处理的比例和
的温度变化。
串行编程我
2
C接口允许更改的功能,
停止的时钟程序和频率选择。
电源组
AVDD , AGND =核心PLL
AVDD48 , AGND48 = 24 , 48MHz的固定PLL
VDDREF , GNDREF = REF时钟,的Xtal
第三方的品牌和名称均为其各自所有者的财产。
3
ICS9248-151
串行配置命令位图
字节0 :功能和频率选择寄存器(默认值= 0 )
描述
位2位1位6位5位4 CPUCLK AGPCLK
(兆赫)
(兆赫)
FS4
FS3 FS2 FS1 FS0
0
0
0
0
0
200.00
80.00
0
0
0
0
1
190.00
76.00
0
0
0
1
0
180.00
72.00
0
0
0
1
1
170.00
68.00
0
0
1
0
0
166.00
66.40
0
0
1
0
1
160.00
64.00
0
0
1
1
0
150.00
75.00
0
0
1
1
1
145.00
72.50
0
1
0
0
0
140.00
70.00
0
1
0
0
1
136.00
68.00
0
1
0
1
0
130.00
65.00
0
1
0
1
1
124.00
62.00
0
1
1
0
0
66.67
66.67
0
1
1
0
1
100.00
66.67
0
1
1
1
0
118.00
78.67
位2,1
第6位: 4
0
1
1
1
1
133.33
66.67
1
0
0
0
0
66.80
66.80
1
0
0
0
1
100.20
66.80
1
0
0
1
0
115.00
76.67
1
0
0
1
1
133.40
66.70
1
0
1
0
0
66.80
66.80
1
0
1
0
1
100.20
66.80
1
0
1
1
0
110.00
73.33
1
0
1
1
1
133.40
66.70
1
1
0
0
0
105.00
70.00
1
1
0
0
1
90.00
60.00
1
1
0
1
0
85.00
56.67
1
1
0
1
1
78.00
78.00
1
1
1
0
0
66.67
66.67
1
1
1
0
1
100.00
66.67
1
1
1
1
0
75.00
75.00
1
1
1
1
1
133.33
66.67
位3 0 - 频率选择硬件选择,输入锁存
1 - 频率选择位2 , 1 [6 : 4 ]
位7 0 - 正常
1 - 扩频启用± 0.25 %传播中心
0 - 运行
位0 1三态输出全部
位
PWD
PCICLK
(兆赫)
40.00
38.00
36.00
34.00
33.20
32.00
37.50
36.25
35.00
34.00
32.50
31.00
33.34
33.33
39.33
33.34
33.40
33.40
38.33
33.35
33.40
33.40
36.67
33.35
35.00
30.00
28.33
39.00
33.34
33.33
37.50
33.34
IOAPIC
(兆赫)
20.00
19.00
18.00
17.00
16.60
13.00
18.75
18.12
17.50
17.00
16.25
15.50
16.67
16.66
19.66
16.67
16.70
16.70
19.16
16.67
16.67
16.70
18.33
16.67
17.50
15.00
14.16
19.5
16.67
16.66
18.75
16.67
传播
PRECENTAGE
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.75%
+/- 0.75%
+/- 0.25%
+/- 0.75%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.5%
+/- 0.5%
+/- 0.25%
+/- 0.5%
+/- 0.25%
+/- 0.25%
+/- 0.25%
+/- 0.25%
0至-0.5 %
0至-0.5 %
+/- 0.25%
0至-0.5 %
XXXX
Note1
0
1
0
注1 :默认上电时会锁定为逻辑输入定义的频率,如diplayed由第3位。
第三方的品牌和名称均为其各自所有者的财产。
4