集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
六差分输出LVHSTL
可选择的晶体输入接口或TEST_CLK输入
TEST_CLK接受以下输入类型：
LVCMOS ， LVTTL
输出频率范围： 15.625MHz到500MHz
VCO范围：为250MHz至500MHz
串行接口进行编程反馈和输出分频器
支持SSC ， 0.5％ downspread 。可以通过使能
使用串行编程接口。
输出偏斜： 100ps的（最大）
周期到周期抖动： 50ps的（最大）
2.5V核心/ 1.8V输出电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS8427-02是一种通用，六
LVHSTL输出高频率合成器
HiPerClockS
和HiPerClock S系列中的一员
从ICS高性能时钟解决方案。
该ICS8427-02可以支持非常宽
15.625MHz的输出频率范围为500MHz 。该
器件上电时的默认输出频率
200MHZ带16.6667MHz晶体界面，并且
频率然后可以使用串行programm-变
荷兰国际集团的接口来改变m反馈分频器和N
输出分频器。频率步进小至125kHz的可
使用16.6667MHz晶体和输出来实现
分频器设置
÷16.
的低抖动和频率范围
ICS8427-02使其成为最理想的时钟发生器
时钟树的应用程序。
IC
S
B
LOCK
D
IAGRAM
VCO_SEL
XTAL_SEL
P
IN
A
SSIGNMENT
VCO_SEL
XTAL_IN
nFOUT0
nFOUT1
FOUT0
FOUT1
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
0
1
32 31 30 29 28 27 26 25
÷
16
V
DDO
FOUT2
nFOUT2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
DD
FOUT4
nFOUT4
V
DDO
FOUT5
nFOUT5
GND
V
DDO
V
DD
24
23
22
XTAL_OUT
TEST_CLK
XTAL_SEL
V
DDA
S_LOAD
S-DATA
S_CLOCK
MR
PLL
相位检测器
VCO
÷
M
÷
2
0
1
MR
÷
1,
÷
2,
÷
4,
÷
8,
÷
16
V
DDO
FOUT3
nFOUT3
FOUT0
nFOUT0
FOUT1
nFOUT1
FOUT2
nFOUT2
FOUT3
nFOUT3
FOUT4
nFOUT4
FOUT5
nFOUT5
OE
GND
ICS8427-02
21
20
19
18
17
OE
S_LOAD
S-DATA
S_CLOCK
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
32引脚VFQFN
采用5mm x 5mm X 0.75毫米包体
套餐
顶视图
CON组fi guration
接口
逻辑
TEST
8427DY-02
www.icst.com/products/hiperclocks.html
1
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作采用16.6667MHz晶振。有效的PLL环路分
不同的晶体或输入频率值的定义
输入频率特性，表6注： 1 。
该ICS8427-02拥有一个完全集成的PLL ，因此
无需外部元件设置环路带宽。
一种并行谐振的基础晶体被用作输入到
片上振荡器。该振荡器的输出除以
16之前的鉴相器。用16.6667MHz的晶体，这
提供1.0417MHz参考频率。的压控振荡器
PLL工作在250MHz的范围内来为500MHz 。的输出
M个除法器也被施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西是通过调节2M倍基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
该ICS8427-02上电默认频率为200MHz输出频率
昆西，使用16.6667MHz晶体（M = 192 ，N = 2）。该
输出频率可在上电后可以改变通过使用
编程并购的反馈分频器和N个串行接口
输出分频器。
VCO频率之间的关系，晶体频
频率和M个除法器的定义如下：
值为fXTAL X 2M
FVCO =
16
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。有效
M值的量， PLL才能实现锁定为16.6667MHz
参考被定义为120
≤
M
≤
240.频出是
定义如下： f out中= FVCO =值为fXTAL x 2米
N
16
N
发生串行操作时S_LOAD低。这种转变
寄存器是通过与所述上升采样的S-DATA比特加载
S_CLOCK的边缘。移位寄存器中的内容是
装入并购分频器和N分频器输出时S_LOAD
转变从低到高。在M鸿沟和N输出
鸿沟值锁存高至低跳变
S_LOAD 。如果S_LOAD是在S-DATA输入保持高电平，数据
被直接传递到M分频器和N outputdivider每个
上升S_CLOCK的边缘。在串行模式可以用于
编程M和N比特和测试位T1和T0的。内部
注册T0和T1确定测试输出的状态
如下：
T1
0
0
1
1
T0
0
1
（电
默认情况下）
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
S_CLOCK
S-DATA
t
S_LOAD
T1
S
T0
H
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
SSC
t
t
时间
S
F
IGURE
1. S
ERIAL
L
OAD
O
PERATIONS
注意：默认输出频率，采用16.6667MHz晶振
上电= 200MHz的（M = 192 ， N = 2）的SSC关
8427DY-02
www.icst.com/products/hiperclocks.html
2
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
N D
IVIDERS
， SSC
和
M
测试模式
控制寄存器
和
T
美东时间
M
ODE
C
ONTROL
B
ITS
SSC控制
注册
N分频器
M分频器
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
SSC
SSC
从移位寄存器中的数据传输
以M和N分频器和SSC和
测试控制位在低到高
S_LOAD的过渡。
S-DATA
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
移位寄存器
测试输出
T1:T0 = 01
ICS8427-02 S
HIFT
R
EGISTER
O
PERATION
– R
EAD
B
确认
C
APABILITY
1.设备上电默认情况下，在测试模式下01 。
在这种情况下，测试输出被连接到移位寄存器。
2.转换中的串行数据流，并锁存到M，N， T 1， T 0和SSC控制位。
移中的T1 ：T0 = 00 ，从而使测试输出将后的比特被关闭错开并锁定。
测试输出
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4 M3
M2
M1
M0 SSC
S_CLOCK
S-DATA
t
T1
S
T0
N2
N1
N0
M8
M7
M6
M5
M4 M3
M2
M1
M0 SSC
t
S_LOAD
H
时间
t
S
数据传输到M，N分频器，测试和SSC控制位。
变为M ，N， SSC和测试模式位，此时取影响。
数据锁存到M，N分频器，测试和SSC控制位。
8427DY-02
www.icst.com/products/hiperclocks.html
3
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
TYPE
动力
产量
产量
输入
动力
产量
动力
产量
产量
上拉
描述
输出电源引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
高电平有效输出使能。高电平时，输出被激活。
当低， FOUTx =低， nFOUTx =高。
LVCMOS / LVTTL接口电平。
电源接地。
测试输出是活跃在运行的串行模式。
LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出FOUTx走低， INVER特德
下拉
输出nFOUTx变高。当逻辑低电平时，内部分隔
并输出被使能。 LVCMOS / LVTTL接口电平。
输入时钟加载的序列S-DATA到移位寄存器。
上拉
LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样的上升沿数据
上拉
S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
下拉
LVCMOS / LVTTL接口电平。
模拟电源引脚。
XTAL输入或测试输入作为PLL参考的选择
源。选择HIGH，当XTAL输入。选择TEST_CLK
上拉
当低。 LVCMOS / LVTTL接口电平。
下拉测试时钟输入。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入。
XTAL_OUT是输出。
确定合成器是否处于PLL或旁路模式。
上拉
LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 4, 13, 30
2, 3
5, 6
7
8 , 16
9
10, 26
11, 12
14, 15
名字
V
DDO
FOUT2,
nFOUT2
FOUT3,
nFOUT3
OE
GND
TEST
V
DD
FOUT4,
nFOUT4
FOUT5,
nFOUT5
MR
17
输入
18
19
20
21
22
23
24, 25
27
28, 29
S_CLOCK
S-DATA
S_LOAD
V
DDA
XTAL_SEL
TEST_CLK
XTAL_OUT ，
XTAL_IN
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
FOUT0,
产量
差分输出对。 HSTL接口电平。
nFOUT0
FOUT1,
31, 32
产量
差分输出对。 HSTL接口电平。
nFOUT1
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
8427DY-02
www.icst.com/products/hiperclocks.html
4
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
输出
FOUT0 ： FOUT5
残疾人;低
残疾人;低
启用
nFOUT0 ： nFOUT5
残疾人; HIGH
残疾人; HIGH
启用
TEST_CLK
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
OE
0
0
1
XTAL_SEL
0
1
0
选定的源
XTAL_IN ， XTAL_OUT
TEST_CLK
1
1
XTAL_IN ， XTAL_OUT
启用
启用
OE开关后，时钟输出被禁用或启用以下的上升沿和下降沿VCO边缘
如图
图2中。
NVCO
VCO
残
启用
OE
nFOUT0 ： 5
FOUT0 ： 5
F
IGURE
2. OE牛逼
即时通信
D
IAGRAM
8427DY-02
www.icst.com/products/hiperclocks.html
5
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
六差分输出LVHSTL
可选择的晶体输入接口或TEST_CLK输入
TEST_CLK接受以下输入类型：
LVCMOS ， LVTTL
输出频率范围： 15.625MHz到500MHz
VCO范围：为250MHz至500MHz
串行接口进行编程反馈和输出分频器
支持SSC ， 0.5％ downspread 。可以通过使能
使用串行编程接口。
输出偏斜： 100ps的（最大）
周期到周期抖动： 50ps的（最大）
2.5V核心/ 1.8V输出电压
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
可在标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS8427-02是一种通用，六
LVHSTL输出高频率合成器
HiPerClockS
和HiPerClock S系列中的一员
从ICS高性能时钟解决方案。
该ICS8427-02可以支持非常宽
15.625MHz的输出频率范围为500MHz 。该
器件上电时的默认输出频率
200MHZ带16.6667MHz晶体界面，并且
频率然后可以使用串行programm-变
荷兰国际集团的接口来改变m反馈分频器和N
输出分频器。频率步进小至125kHz的可
使用16.6667MHz晶体和输出来实现
分频器设置
÷16.
的低抖动和频率范围
ICS8427-02使其成为最理想的时钟发生器
时钟树的应用程序。
IC
S
B
LOCK
D
IAGRAM
VCO_SEL
XTAL_SEL
P
IN
A
SSIGNMENT
VCO_SEL
XTAL_IN
nFOUT0
nFOUT1
FOUT0
FOUT1
TEST_CLK
XTAL_IN
OSC
XTAL_OUT
0
1
32 31 30 29 28 27 26 25
÷
16
V
DDO
FOUT2
nFOUT2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
TEST
V
DD
FOUT4
nFOUT4
V
DDO
FOUT5
nFOUT5
GND
V
DDO
V
DD
24
23
22
XTAL_OUT
TEST_CLK
XTAL_SEL
V
DDA
S_LOAD
S-DATA
S_CLOCK
MR
PLL
相位检测器
VCO
÷
M
÷
2
0
1
MR
÷
1,
÷
2,
÷
4,
÷
8,
÷
16
V
DDO
FOUT3
nFOUT3
FOUT0
nFOUT0
FOUT1
nFOUT1
FOUT2
nFOUT2
FOUT3
nFOUT3
FOUT4
nFOUT4
FOUT5
nFOUT5
OE
GND
ICS8427-02
21
20
19
18
17
OE
S_LOAD
S-DATA
S_CLOCK
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
32引脚VFQFN
采用5mm x 5mm X 0.75毫米包体
套餐
顶视图
CON组fi guration
接口
逻辑
TEST
8427DY-02
www.icst.com/products/hiperclocks.html
1
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作采用16.6667MHz晶振。有效的PLL环路分
不同的晶体或输入频率值的定义
输入频率特性，表6注： 1 。
该ICS8427-02拥有一个完全集成的PLL ，因此
无需外部元件设置环路带宽。
一种并行谐振的基础晶体被用作输入到
片上振荡器。该振荡器的输出除以
16之前的鉴相器。用16.6667MHz的晶体，这
提供1.0417MHz参考频率。的压控振荡器
PLL工作在250MHz的范围内来为500MHz 。的输出
M个除法器也被施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西是通过调节2M倍基准频率
VCO控制电压。需要注意的是对于M的某些值（要么太
高或过低）时，PLL将不实现锁定。的输出
压控振荡器由分离器被发送到每个LVPECL的前缩放
输出缓冲器。除法器提供了一个50 ％的输出占空比。
该ICS8427-02上电默认频率为200MHz输出频率
昆西，使用16.6667MHz晶体（M = 192 ，N = 2）。该
输出频率可在上电后可以改变通过使用
编程并购的反馈分频器和N个串行接口
输出分频器。
VCO频率之间的关系，晶体频
频率和M个除法器的定义如下：
值为fXTAL X 2M
FVCO =
16
M值和M 0的通M8的所需的值示
在表3B中，可编程的VCO频率函数表。有效
M值的量， PLL才能实现锁定为16.6667MHz
参考被定义为120
≤
M
≤
240.频出是
定义如下： f out中= FVCO =值为fXTAL x 2米
N
16
N
发生串行操作时S_LOAD低。这种转变
寄存器是通过与所述上升采样的S-DATA比特加载
S_CLOCK的边缘。移位寄存器中的内容是
装入并购分频器和N分频器输出时S_LOAD
转变从低到高。在M鸿沟和N输出
鸿沟值锁存高至低跳变
S_LOAD 。如果S_LOAD是在S-DATA输入保持高电平，数据
被直接传递到M分频器和N outputdivider每个
上升S_CLOCK的边缘。在串行模式可以用于
编程M和N比特和测试位T1和T0的。内部
注册T0和T1确定测试输出的状态
如下：
T1
0
0
1
1
T0
0
1
（电
默认情况下）
0
1
测试输出
低
S-DATA ，移位寄存器输入
M个分频器输出
CMOS的F out
S_CLOCK
S-DATA
t
S_LOAD
T1
S
T0
H
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
SSC
t
t
时间
S
F
IGURE
1. S
ERIAL
L
OAD
O
PERATIONS
注意：默认输出频率，采用16.6667MHz晶振
上电= 200MHz的（M = 192 ， N = 2）的SSC关
8427DY-02
www.icst.com/products/hiperclocks.html
2
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
N D
IVIDERS
， SSC
和
M
测试模式
控制寄存器
和
T
美东时间
M
ODE
C
ONTROL
B
ITS
SSC控制
注册
N分频器
M分频器
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
SSC
SSC
从移位寄存器中的数据传输
以M和N分频器和SSC和
测试控制位在低到高
S_LOAD的过渡。
S-DATA
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
移位寄存器
测试输出
T1:T0 = 01
ICS8427-02 S
HIFT
R
EGISTER
O
PERATION
– R
EAD
B
确认
C
APABILITY
1.设备上电默认情况下，在测试模式下01 。
在这种情况下，测试输出被连接到移位寄存器。
2.转换中的串行数据流，并锁存到M，N， T 1， T 0和SSC控制位。
移中的T1 ：T0 = 00 ，从而使测试输出将后的比特被关闭错开并锁定。
测试输出
T1
T0
N2
N1
N0
M8
M7
M6
M5
M4 M3
M2
M1
M0 SSC
S_CLOCK
S-DATA
t
T1
S
T0
N2
N1
N0
M8
M7
M6
M5
M4 M3
M2
M1
M0 SSC
t
S_LOAD
H
时间
t
S
数据传输到M，N分频器，测试和SSC控制位。
变为M ，N， SSC和测试模式位，此时取影响。
数据锁存到M，N分频器，测试和SSC控制位。
8427DY-02
www.icst.com/products/hiperclocks.html
3
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
TYPE
动力
产量
产量
输入
动力
产量
动力
产量
产量
上拉
描述
输出电源引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
高电平有效输出使能。高电平时，输出被激活。
当低， FOUTx =低， nFOUTx =高。
LVCMOS / LVTTL接口电平。
电源接地。
测试输出是活跃在运行的串行模式。
LVCMOS / LVTTL接口电平。
核心供电引脚。
差分输出对。 HSTL接口电平。
差分输出对。 HSTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成真正的输出FOUTx走低， INVER特德
下拉
输出nFOUTx变高。当逻辑低电平时，内部分隔
并输出被使能。 LVCMOS / LVTTL接口电平。
输入时钟加载的序列S-DATA到移位寄存器。
上拉
LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样的上升沿数据
上拉
S_CLOCK 。 LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换成分隔。
下拉
LVCMOS / LVTTL接口电平。
模拟电源引脚。
XTAL输入或测试输入作为PLL参考的选择
源。选择HIGH，当XTAL输入。选择TEST_CLK
上拉
当低。 LVCMOS / LVTTL接口电平。
下拉测试时钟输入。 LVCMOS / LVTTL接口电平。
CR振荡器，石英晶体界面。 XTAL_IN是输入。
XTAL_OUT是输出。
确定合成器是否处于PLL或旁路模式。
上拉
LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 4, 13, 30
2, 3
5, 6
7
8 , 16
9
10, 26
11, 12
14, 15
名字
V
DDO
FOUT2,
nFOUT2
FOUT3,
nFOUT3
OE
GND
TEST
V
DD
FOUT4,
nFOUT4
FOUT5,
nFOUT5
MR
17
输入
18
19
20
21
22
23
24, 25
27
28, 29
S_CLOCK
S-DATA
S_LOAD
V
DDA
XTAL_SEL
TEST_CLK
XTAL_OUT ，
XTAL_IN
VCO_SEL
输入
输入
输入
动力
输入
输入
输入
输入
FOUT0,
产量
差分输出对。 HSTL接口电平。
nFOUT0
FOUT1,
31, 32
产量
差分输出对。 HSTL接口电平。
nFOUT1
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
8427DY-02
www.icst.com/products/hiperclocks.html
4
REV 。一2006年2月17日
集成
电路
系统公司
ICS8427-02
500MH
Z
, L
OW
J
伊特尔
LVCMOS / C
RYSTAL
-
TO
-LVHSTL F
Characteristic低频
S
YNTHESIZER
输出
FOUT0 ： FOUT5
残疾人;低
残疾人;低
启用
nFOUT0 ： nFOUT5
残疾人; HIGH
残疾人; HIGH
启用
TEST_CLK
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
OE
0
0
1
XTAL_SEL
0
1
0
选定的源
XTAL_IN ， XTAL_OUT
TEST_CLK
1
1
XTAL_IN ， XTAL_OUT
启用
启用
OE开关后，时钟输出被禁用或启用以下的上升沿和下降沿VCO边缘
如图
图2中。
NVCO
VCO
残
启用
OE
nFOUT0 ： 5
FOUT0 ： 5
F
IGURE
2. OE牛逼
即时通信
D
IAGRAM
8427DY-02
www.icst.com/products/hiperclocks.html
5
REV 。一2006年2月17日
QQ：2881677436 复制
