集成
电路
系统公司
ICS9148-47
奔腾/临
TM
系统时钟芯片
概述
该
ICS9148-47
为减少引脚数双芯片的时钟部分
解决方案采用了Intel BX芯片组的样式设计。
同伴SDRAM缓冲区是ICS9179-11和?? 12 。
有两个PLL ，与能够传播的第一PLL
频谱工作。扩频通常会降低系统
EMI由8-10dB 。第二个PLL提供了对USB的支持
（ 48MHz的）和24MHz的要求。 CPU频率高达
100MHz的支持。
在我
2
C接口允许停止时钟编程，频率
选择和扩频操作进行编程。
时钟输出包括两个CPU （ 2.5V或3.3V ） ， 7个PCI
（ 3.3V ），一个REF （ 3.3V ），一个IOAPIC （ 2.5V或3.3V ），一个48MHz的，
和一个可选48 / 24MHz的。
特点
产生的系统时钟为CPU， PCI ， IOAPIC ，
14.314兆赫， 48和24MHz的。
支持单处理器或双处理器系统
从CPU （早期）到PCI时钟1至4ns的歪斜
独立的2.5V和3.3V电源引脚
2.5V输出： CPU ， IOAPIC
3.3V输出： PCI ，楼盘
无电源顺序的要求
28引脚SOIC
传播Sectrum操作可选PLL1
CPU频率为100MHz的支持。
引脚配置
框图
28引脚SOIC
电源组
VDD =供应的PLL内核
VDD1 = REF0 X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = 48MHz的
VDDL = CPUCLK （0： 1）
VDDL1=IOAPIC
地面组
GND =地源核心
GND1 = REF0 X1，X2
GND2 = PCICLK_F ， PCICLK （0： 5）
GND3=48MHz
GNDL = CPUCLK （0： 1）
Pentium是英特尔公司的注册商标。
9148-47版D 98年8月4日
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9148-47
引脚说明
引脚数
1
2
3
4
5, 6, 7, 8, 10, 11
6, 9
12
13
14
15
16
17
18
19
20
21, 22
23
24
25
26
27
28
引脚名称
X1
X2
GND2
PCICLK_F
PCICLK （0： 5）
VDD2
VDD3
48MHz
24/48MHz
GND3
SEL100/66.6#
SCLK
SDATA
GND
VDD
CPUCLK （1： 0）
VDDL
IOAPIC
VDDL
VDD1
REF0 / SEL 48 ＃
GND1
TYPE
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
OUT
PWR
IN
IN
IN
PWR
PWR
OUT
PWR
OUT
PWR
PWR
输出/输入
PWR
描述
XTAL_IN 14.318MHz晶振输入，内部有33pF的负载
帽和反馈电阻从X2
XTAL_OUT水晶输出，具有内部负荷上限33pF的
地面PCI输出
自由运行PCI输出
PCI时钟输出。 TTL兼容3.3V
电源PCICLK输出，标称3.3V
普尔为48MHz的
固定CLK输出@ 48MHz的
固定CLK输出;如果24MHz的引脚27 = 1上电时， 48MHz的
如果引脚27 = 0在上电时。
地面为48MHz
启用的100MHz或66.6MHz频率范围内选择引脚
H = 100MHz时， L = 66.6MHz频率范围内（ PCI总是同步的33.3MHz ）
时钟输入我
2
C输入
因为我的数据输入
2
C输入
地为CPUCLK （0： 1）
电源PLL内核
CPU和主机时钟输出标称值为2.5V
电源为CPU输出，标称2.5V
IOAPIC时钟输出14.318MHz 。
电源IOAPIC
电源REF输出。
14.318MHz时钟输出/输入锁定在上电时。当
低，引脚14为48MHz 。
地为REF输出X1，X2 。
2
ICS9148-47
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。欲了解更多信息，请联系ICS为我
2
C
编程应用笔记。
如何写：
发送地址D2
(H)
.
发送两个额外的填充字节，命令代码
和字节数。
发送的数据的字节的所需数目。
参见下图：
时钟发生器
地址（7位）
+8位
DUMMY
命令代码
+8位
虚拟字节
算
数据字节
1
数据字节
N
A（ 6 ： 0 ） & R / W ＃
D2
(H)
确认
确认
确认
确认
确认
需要注意的是应答位由时钟芯片发送和拉数据线低。没有最低的数据字节必须
被发送。
如何阅读：
发送地址D3
(H)
.
送的字节数以二进制编码的十进制
读回的数据字节的期望数量的
参见下图：
时钟发生器
地址（7位）
A（ 6 ： 0 ） & R / W ＃
D3(H)
确认
字节
算
确认
数据字节
1
确认
数据字节
N
以下规格应遵守：
1.工作电压为我
2
的引脚为3.3V
2.最大数据传输率（SCLK）为100K位/秒。
3
ICS9148-47
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下长时间
可能会影响产品的可靠性。
电气特性 - 输入/电源/通用输出参数
T
A
= 0 - 70℃ ;电源电压V
DD
= V
DDL
= 3.3V ±5 ％ （除非另有说明）
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输入低电平电流
操作
电源电流
掉电
电源电流
输入频率
输入电容
1
转换时间
建立时间
1
1
符号
V
IH
V
IL
I
IH
I
IL1
I
IL2
I
DD3.3OP66
I
DD3.3OP100
I
DD3.3PD
F
i
C
IN
C
INX
T
TRANS
T
s
T
刺
T
AGP-PCI1
条件
民
2
V
SS
-0.3
典型值
V
IN
= V
DD
V
IN
= 0 V ;输入没有上拉电阻
-5
V
IN
= 0 V ;输入上拉电阻
-200
C
L
= 0 pF的;选择@ 66MHz的
C
L
= 0 pF的;选择@ 100MHz的
C
L
= 0 pF的;随着输入地址到VDD或GND
V
DD
= 3.3 V;
逻辑输入
X1 & X2引脚
到目标频率的第一通道。
从渡月1日至1 ％的目标频率。
从V
DD
= 3.3 V至1 ％的目标频率。
V
T
= 1.5 V;
1
27
0.1
2.0
-100
60
66
3
14.318
36
5
最大单位
V
DD
+0.3
V
0.8
V
A
5
A
A
170
170
650
mA
A
兆赫
5
45
3
3
pF
pF
ms
ms
ms
ns
4
CLK稳定
1
SKEW
1
1
3.5
通过设计保证，而不是100 ％生产测试。
5
QQ：2881677436 复制
