低偏移， 1到9差分至
LVCMOS零延迟缓冲器
ICS87951I-147
G
ENERAL
D
ESCRIPTION
该ICS87951I - 147是一款低电压，低偏移1
到9差分到LVCMOS / LVTTL零延迟
HiPerClockS
缓冲区和HiPerClockS成员系列
从ICS高性能时钟解决方案。
该ICS87951I -147有两个可选的IN-时钟
放。单端时钟输入接受LVCMOS或LVTTL
输入电平。在CLK1 ， nCLK1对可以接受最标准
差分输入级。随着输出频率高达180MHz的，
在ICS87951I -147是针对高性能时钟
应用程序。随着一个完全集成的PLL ，该ICS87951I-
147载频配置的输出和外部
反馈输入时钟再生“零延迟” 。
F
EATURES
完全集成的PLL
九单端3.3V或2.5V LVCMOS / LVTTL输出
可选择单端或CLK0
差分CLK1 ， nCLK1输入
单端的CLK0输入可以接受以下
输入电平： LVCMOS或LVTTL输入电平
CLK1 ， nCLK1支持以下输入类型：
LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
输出频率范围： 31.25MHz到200MHz
VCO范围：为250MHz至500MHz
对于“零延迟”时钟再生外部反馈
周期到周期抖动， RMS ： 7PS （最大值）
输出偏斜： 270ps （最大）
全部工作电压3.3V ，在-40 ° C至85 ° C的环境
工作温度
全2.5V工作电源，在0 ° C至85 ° C的环境
工作温度
可在标准和无铅符合RoHS标准
套餐
IC
S
P
IN
A
SSIGNMENT
CLK_SEL
PLL_SEL
CLK0
GND
GND
V
DDO
QA
QB
32 31 30 29 28 27 26 25
V
DDA
Ext_FB
DIV_SELA
DIV_SELB
DIV_SELC
DIV_SELD
GND
CLK1
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
nCLK1
MR / NOE
V
DDO
QD4
GND
QD3
V
DDO
QD2
24
23
22
QC0
V
DDO
QC1
GND
QD0
V
DDO
QD1
GND
ICS87951I-147
21
20
19
18
17
32引脚LQFP
采用7mm x 7mm X 1.4毫米包体
Y封装
顶视图
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
1
ICS87951I - 147 REV A 2006年6月21日
ICS87951I-147
低偏移， 1到9 ，差分至LVCMOS零延迟缓冲器
B
LOCK
D
IAGRAM
DIV_SELA
内部下拉
PLL_SEL
内部下拉
CLK0
内部下拉
CLK_SEL
内部下拉
nCLK1
CLK1
国内
下拉/
上拉
1
0
相
探测器
VCO
250-500MHz
0
1
÷2
÷4
÷8
0
QA
1
0
LPF
1
Ext_FB
内部上拉
DIV_SELB
内部下拉
QB
0
1
QC0
QC1
DIV_SELC
内部下拉
MR / NOE
内部下拉
上电复位
0
1
DIV_SELD
内部下拉
QD0
QD1
QD2
QD3
QD4
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
2
ICS87951I - 147 REV A 2006年6月21日
ICS87951I-147
低偏移， 1到9 ，差分至LVCMOS零延迟缓冲器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
3
4
5
6
7, 13, 17,
21, 25, 29
8
9
10
11, 15,
19, 23, 27
12, 14,
16, 18, 20
22 , 24
26
28
30
31
32
名字
V
DDA
Ext_FB
DIV_SELA
DIV_SELB
DIV_SELC
DIV_SELD
GND
CLK1
nCLK1
MR / NOE
动力
输入
输入
输入
输入
输入
动力
输入
输入
输入
上拉
上拉
下拉
下拉
下拉
下拉
TYPE
描述
模拟电源引脚。
反馈输入到相位检测器的时钟再生用
"zero delay" 。 LVCMOS / LVTTL接口电平。
选择分频值的银行A输出表的三维描述。
LVCMOS / LVTTL接口电平。
选择分频值的银行B输出如表三维描述。
LVCMOS / LVTTL接口电平。
选择分频值C银行的输出如表三维描述。
LVCMOS / LVTTL接口电平。
选择分频值组D输出，如表三维描述。
LVCMOS / LVTTL接口电平。
电源接地。
非INVER婷差分时钟输入。
下拉铟（Inver）婷差分时钟输入。
高电平有效复位硕士。低电平有效输出使能。当逻辑
高，内部分频器复位并输出三态
下拉
（ HIZ）功能。当逻辑低电平时，内部分隔和输出被使能。
LVCMOS / LVTTL接口电平。
输出电源引脚。
银行D时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
C银行的时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
B银行的时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
银行时钟输出。 7
典型的输出阻抗。
LVCMOS / LVTTL接口电平。
下拉LVCMOS / LVTTL鉴相器的参考时钟输入。
锁相环和基准时钟作为输入之间进行选择
下拉分频器。当HIGH ，选择PLL 。当低，选择基准
时钟。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选择CLK0 。当低，
下拉
选择CLK1 ， nCLK1 。 LVCMOS / LVTTL接口电平。
V
DDO
QD4 ， QD 3 ，
QD2 ， QD1 ， QD0
QC1 ， QC0
QB
QA
CLK0
PLL_SEL
CLK_SEL
动力
产量
产量
产量
产量
输入
输入
输入
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
参数
输入电容
功率耗散电容（每路输出）
输入上拉电阻
输入下拉电阻
V
DDA
, V
DDO
= 3.465V
V
DDA
, V
DDO
= 2.625V
测试条件
最小典型
4
25
15
51
51
最大
单位
pF
pF
pF
k
k
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
3
ICS87951I - 147 REV A 2006年6月21日
ICS87951I-147
低偏移， 1到9 ，差分至LVCMOS零延迟缓冲器
T
ABLE
3A 。
安输出
C
ONTROL
P
IN
F
油膏
T
ABLE
输入
MR / NOE
1
0
QA
成为HiZ
启用
QB
成为HiZ
启用
输出
QC0 ， QC1
成为HiZ
启用
QD0 ： QD4
成为HiZ
启用
T
ABLE
3B 。
操作摄像机
M
ODE
F
油膏
T
ABLE
输入
PLL_SEL
0
1
经营模式
绕行
PL L
T
ABLE
3C 。我PLL
NPUT
F
油膏
T
ABLE
输入
CLK_SEL
0
1
PLL输入
CLK1 ， nCLK1
CLK0
T
ABLE
3D 。 P
ROGRAMMABLE
O
安输出
F
Characteristic低频
F
油膏
T
ABLE
输入
DIV_SELA
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
DIV_SELB
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
DIV_SELC
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
DIV_SELD
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
QA
VCO/2
VCO/2
VCO/2
VCO/2
VCO/2
VCO/2
VCO/2
VCO/2
VCO/4
VCO/4
VCO/4
VCO/4
VCO/4
VCO/4
VCO/4
VCO/4
QB
VCO/4
VCO/4
VCO/4
VCO/4
VCO/8
VCO/8
VCO/8
VCO/8
VCO/4
VCO/4
VCO/4
VCO/4
VCO/8
VCO/8
VCO/8
VCO/8
输出
QCX
VCO/4
VCO/4
VCO/8
VCO/8
VCO/4
VCO/4
VCO/8
VCO/8
VCO/4
VCO/4
VCO/8
VCO/8
VCO/4
VCO/4
VCO/8
VCO/8
QDX
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
VCO/4
VCO/8
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
4
ICS87951I - 147 REV A 2006年6月21日
ICS87951I-147
低偏移， 1到9 ，差分至LVCMOS零延迟缓冲器
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
4.6V
-0.5V到V
DDA
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
封装的热阻抗，
θ
JA
42.1 ℃/ W（ 0 LFPM ）
贮藏温度，T
英镑
-65 ℃150 ℃的
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DDA
V
DDO
I
DDO
I
DDA
参数
模拟电源电压
输出电源电压
电源电流
模拟电源电流
所有V
DD
引脚
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
115
20
单位
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
85°C
符号
V
DDA
V
DDO
I
DDO
I
DDA
参数
模拟电源电压
输出电源电压
电源电流
模拟电源电流
所有V
DD
引脚
测试条件
最低
2.375
2.375
典型
2.5
2.5
最大
2.625
2.625
75
12
单位
V
V
mA
mA
T
ABLE
4C 。 DC
极特
,
V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
输入高电压
DIV_SELA ： DIV_SELD ，
EXT_FB ， MR / NOE ，
PLL_SEL ， CLK_SEL
DIV_SELA ： DIV_SELD ，
EXT_FB ， MR / NOE ，
PLL_SEL ， CLK_SEL
CLK0
测试条件
最低
2
典型
最大
V
DD
+ 0.3
单位
V
V
IL
I
IN
V
PP
V
CMR
V
OH
V
OL
输入低电压
-0.3
-0.3
0.8
1.3
±120
V
V
A
V
V
V
输入电流
峰 - 峰值
CLK1 ， nCLK1
输入电压
共模
输入电压;
CLK1 ， nCLK1
注1,2
输出高电压
输出低电压
0.15
GND + 0.5
I
OH
= -40mA
I
OL
= 40毫安
I
OL
= 12毫安
2.4
1.3
V
DD
- 0.85
0.55
0.3
V
V
注1 ：共模电压定义为V
IH
.
注2：对于单端应用中，最大输入电压为CLK1和nCLK1为V
DDA
+ 0.3V.
IDT
/ ICS
差分至LVCMOS零延迟缓冲器
5
ICS87951I - 147 REV A 2006年6月21日
QQ：2880707522 复制
