初步
集成
电路
系统公司
ICS874002
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
G
ENERAL
D
ESCRIPTION
该ICS874002是一种高性能差模
至LVDS抖动衰减器设计用于PCI应用
HiPerClockS
快速系统。在某些的PCI Express
系统，如那些在台式电脑中，
从产生在PCI Express 时钟
低带宽，高相位噪声PLL频率合成器。
在这些系统中，抖动衰减器可能需要
衰减高频随机抖动和确定性抖动
来自PLL合成器，并从系统部件
板。该ICS874002有3个PLL带宽模式：
为200KHz ， 400KHz时，以及在800kHz 。在200KHz的模式将亲
韦迪最大抖动衰减，但具有更高的PLL跟踪
歪斜和扩频调制从主板
合成器可以是减毒的。 400KHz时提供
中间的带宽，可以轻松地跟踪三角
传播曲线，同时提供良好的抖动衰减。
800kHz的带宽，提供了最佳的跟踪偏差和意志
通过最泛滥的配置文件，但抖动衰减不会
不如低带宽模式。因为一些2.5
千兆SERDES有X20乘数，而另一些则不是X25
1模式或5/4 ：乘法器，在874002可以为1设置
用乘法模式（即100MHz的输入/ 125MHz的输出）
在F_SEL引脚。
F
EATURES
（ 2 ）差分LVDS输出的双
（ 1 ）差分时钟输入
CLK和NCLK支持以下输入类型：
LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
输出频率范围： 98MHZ - 160MHz的
输入频率范围： 98MHZ - 128MHz
VCO范围： 490MHz - 640MHz
周期到周期抖动： 50ps的（最大）的设计目标
工作电压3.3V
3带宽模式允许系统设计人员，使抖动
衰减/跟踪歪斜的设计权衡
0 ° C至70 ° C的环境工作温度
ICS
PLL B
ANDWIDTH
BW_SEL
0 = PLL带宽： 200kHz的
浮= PLL带宽： 400kHz的（默认）
1 = PLL带宽： 800kHz的
该ICS874002使用ICS 3
rd
代FemtoClock
TM
PLL技术实现尽可能低的相位噪声。
该器件采用20引脚TSSOP封装，
它非常适用于空间受限的应用，如采用PCI
快速附加卡。
B
LOCK
D
IAGRAM
OE PU
F_SEL PD
BW_SEL浮动
0 = 200kHz的
浮= 400kHz的
1 = 800kHz的
CLK PD
NCLK PU
FB_IN PD
nFB_IN PU
÷5
（FI固定的）
P
IN
A
SSIGNMENT
nQA0
V
DDO
Fb_out分别
nFB_OUT
MR
BW_SEL
nc
V
DDA
F_SEL
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
QA0
V
DDO
QA1
nQA1
nFB_IN
FB_IN
GND
NCLK
CLK
OE
0
1
÷5
（默认）
QA0
nQA0
QA1
nQA1
÷4
相
探测器
VCO
490 - 640兆赫
ICS874002
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
Fb_out分别
nFB_OUT
G封装
顶视图
MR PD
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
874002AG
www.icst.com/products/hiperclocks.html
REV 。一2005年1月19日
1
初步
集成
电路
系统公司
ICS874002
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 20
2, 19
3
4
5
名字
nQA0 ， QA0
V
DDO
Fb_out分别
nFB_OUT
MR
动力
产量
产量
输入
TYPE
产量
描述
差分输出对。 LVDS接口的水平。
输出电源引脚。
非INVER婷差分反馈输出。
INVER婷差分反馈输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出（ nQx ）变低和INVER泰德输出
下拉
（ QX ）变高。当逻辑低电平时，内部分隔和输出
被启用。 LVCMOS / LVTTL接口电平。
上拉/
选择PLL频带宽度的输入。 LVCMOS / LVTTL接口电平。
下拉
无连接。
模拟电源引脚。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
输出使能引脚。高电平时，输出有效。当低时，
上拉
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
INVER婷差分时钟输入。
电源接地。
下拉非INVER婷差分反馈输入。
上拉
INVER婷差分反馈输入。
差分输出对。 LVDS接口的水平。
6
7
8
9
10
11
12
13
14
15
16
17, 18
BW_SEL
nc
V
DDA
F_SEL
V
DD
OE
CLK
NCLK
GND
FB_IN
nFB_IN
nQA1 ， QA1
输入
未使用
动力
输入
动力
输入
输入
输入
动力
输入
输入
产量
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
K
K
T
ABLE
3A 。
安输出
E
NABLE
F
油膏
T
ABLE
输入
OE
0
1
QAx / nQAx
成为HiZ
启用
输出
Fb_out分别/ nFB_OUT
启用
启用
T
ABLE
3B 。 PLL B
ANDWIDTH
/ PLL B
YPASS
C
ONTROL
输入
BW_SEL
0
1
FL燕麦
PLL
带宽
~200KHz
~800KHz
~400KHz
874002AG
www.icst.com/products/hiperclocks.html
2
REV 。一2005年1月19日
初步
集成
电路
系统公司
ICS874002
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
60
8
82
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
IH
V
IL
输入高电压
F_SEL ， OE ，MR
BW_SEL
F_SEL ， OE ，MR
BW_SEL
OE
BW_SEL ，
F_SEL ，MR
OE ， BW_SEL
F_SEL ，MR
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
测试条件
最小典型
2
V
DD
- 0.3
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
+0.3
5
15 0
单位
V
V
V
V
A
A
A
A
输入低电压
I
IH
输入高电流
I
IL
输入低电平电流
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
CLK ， FB_IN
NCLK ， nFB_IN
CLK ， FB_IN
NCLK ， nFB_IN
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
-150
0.15
1.3
5
150
最低
典型
最大
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
GND + 0.5
V
DD
- 0.85
V
CMR
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为CLK ， NCLK和FB_IN ， nFB_IN为V
DD
+ 0.3V.
874002AG
www.icst.com/products/hiperclocks.html
3
REV 。一2005年1月19日
初步
集成
电路
系统公司
ICS874002
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
T
ABLE
4D 。 LVDS DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
V
OD
V
OS
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
最低
典型
330
50
1.30
50
最大
单位
mV
mV
V
mV
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
参数
输出频率
周期到周期抖动，注1
输出上升/下降时间
20 ％至80％
测试条件
最低
98
13
370
50
典型
最大
160
单位
兆赫
ps
ps
%
t
JIT （ CC ）
t
R
/ t
F
ODC
输出占空比
注1 ：此参数定义符合JEDEC标准65 。
874002AG
www.icst.com/products/hiperclocks.html
4
REV 。一2005年1月19日
初步
集成
电路
系统公司
ICS874002
PCI ê
XPRESS
J
伊特尔
A
TTENUATOR
P
ARAMETER
M
EASUREMENT
I
载文信息
3.3V
V
DD
范围
Qx
+
电源
浮GND
NCLK ，
nFB_IN
-
LVDS
nQx
V
PP
交叉点
V
CMR
CLK ，
FB_IN
GND
3.3V LVDS
安输出
L
OAD
AC牛逼
美东时间
C
IRCUIT
nQA0,
nQA1
QA0,
QA1
D
。微分
I
NPUT
L
伊维尔基尼
nQA0,
nQA1
QA0,
QA1
脉冲宽度
t
期
t
周期
n
t
JIT （ CC ） =
t
周期n -
t
周期n + 1个
1000次
C
YCLE
-
TO
-C
YCLE
J
伊特尔
80%
时钟
输出
20%
20%
t
R
t
F
OUT
V
OS
/ V
OS
O
安输出
R
ISE
/F
所有
T
IME
V
DD
O
FFSET
V
oltage
S
ETUP
OUT
DC输入
LVDS
100
V
OD
/ V
OD
OUT
D
。微分
O
安输出
V
oltage
S
ETUP
874002AG
www.icst.com/products/hiperclocks.html
5
REV 。一2005年1月19日
t
周期n + 1个
ODC =
t
PW
t
期
O
安输出
D
UTY
C
YCLE
/P
ULSE
W
ID
/P
ERIOD
V
DD
80%
V
SW I N G -
DC输入
OUT
LVDS
QQ：2880707522 复制
