集成
电路
系统公司
ICS8701I
L
OW
S
KEW
1,
2
C
LOCK
G
enerator
F
EATURES
20个LVCMOS输出， 7
W
典型的输出阻抗
输出频率高达250MHz的
200ps的银行倾斜， 250PS的输出歪斜， 300PS多
频率偏移， 600 ps的一部分，对部分歪斜
?? LVCMOS / LVTTL时钟输入
LVCMOS控制输入
??银行能逻辑允许停用未使用的银行
在减少扇出的应用
?? 3.3V或3.3V混合输入， 2.5V输出工作
供应模式
?? 48铅低调的QFP （ LQFP ） ，采用7mm x 7mm X 1.4毫米
包体， 0.5毫米封装引线间距
-40 ° C至85°C的工作环境温度
??可根据要求提供其他鸿沟值
G
ENERAL
D
ESCRIPTION
该ICS8701I是一种低歪斜， ÷ 1 ， ÷ 2时钟Gen-
员和HiPerClockS的成员
HiPerClockS
系列高性能时钟解决方案
从ICS 。低阻抗LVCMOS输出
看跌期权的目的是推动50
W
系列或杆
等位基因端接的传输线。有效能扇出
从20提高到40 ，利用的能力
输出驱动两个串联端接线路。
,&6
除法选择输入， DIV_SELx ，控制输出频率
昆西各银行。该输出可以被利用在÷ 1 ，
÷ 2或÷ 1 ÷2模式的组合。该银行启用
输入BANK_EN0 ： 1，支持启用和禁用每个
单独输出库。主复位输入，核磁共振/
OE ，复位内部分频器也CON-
trols所有输出的有功和高阻抗状态。
该ICS8701I的特点是在3.3V和3.3V混合IN-
把电源和2.5V输出电源工作模式。瓜尔
银行及担，产量和部件到部件歪斜的特点
使ICS8701I适合那些时钟分配应用程序
阳离子，要求明确定义的性能和可重复性
的能力。
B
LOCK
D
IAGRAM
LVCMOS_CLK
P
IN
A
SSIGNMENT
GND
QB2
GND
QB3
VDDO
QB4
QC0
VDDO
QC1
GND
QC2
GND
1
2
1
QAO - QA4
0
QC3
VDDO
QC4
QD0
VDDO
QD1
GND
QD2
GND
QD3
VDDO
QD4
DIV_SELA
1
QB0 - QB4
0
DIV_SELB
1
QC0 - QC4
0
DIV_SELC
1
QD0 - QD4
0
DIV_SELD
NMR / OE
BANK_EN0
BANK_EN1
银行启用
逻辑
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23
24
ICS8701I
QB1
VDDO
QB0
QA4
VDDO
QA3
GND
QA2
GND
QA1
VDDO
QA0
8701I
www.icst.com/products/hiperclocks.html
1
DIV_SELA
DIV_SELB
LVCMOS_CLK
GND
VDDI
BANK_EN0
GND
BANK_EN1
VDDI
NMR / OE
DIV_SELC
DIV_SELD
采用48引脚LQFP
Y封装
顶视图
REV 。一个2001年3月16日
集成
电路
系统公司
ICS8701I
L
OW
S
KEW
1,
2
C
LOCK
G
enerator
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
2, 5,
11, 26,
32, 35,
41, 44
7, 9, 18,
21, 28, 30,
37, 39, 46,
48
16, 20
25, 27,
29,
31, 33
34, 36,
38,
40, 42
43, 45,
47,
1, 3
4, 6,
8,
10, 12
22
13
14
23
24
17, 19
15
名字
VDDO
动力
TYPE
描述
输出电源。连接到3.3V或2.5V 。
GND
VDDI
QA0 ， QA1 ，
QA2,
QA3 ， QA4
QB0 ， QB1 ，
QB2,
QB3 ， QB4
QC0 ， QC1 ，
QC2,
QC3 ， QC4
QD0 ， QD1 ，
QD2,
QD 3 ， QD4
LVCMOS_CLK
DIV_SELD
DIV_SELC
DIV_SELB
DIV_SELA
BANK_EN1,
BANK_EN0
NMR / OE
动力
动力
产量
地面上。连接到地面。
输入电源。连接到3.3V 。
银行A输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
B银行的输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
C银行输出。 LVCMOS接口电平。
7
W
典型的输出阻抗。
组D输出。 LVCMOS接口电平
7
W
典型的输出阻抗。
下拉时钟输入。 LVCMOS接口电平。
控制分频为组D输出。
上拉
LVCMOS接口电平。
控制分频为C银行的输出。
上拉
LVCMOS接口电平。
控制分频的银行B输出。
上拉
LVCMOS接口电平。
控制频分银行A输出。
上拉
LVCMOS接口电平。
上拉
上拉
启用和银行禁止输出。 LVCMOS接口电平。
主复位和输出使能。启用和禁用所有输出。
LVCMOS接口电平。
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
8701I
www.icst.com/products/hiperclocks.html
2
REV 。一个2001年3月16日
集成
电路
系统公司
ICS8701I
L
OW
S
KEW
1,
2
C
LOCK
G
enerator
最大
单位
pF
T
ABLE
2. P
IN
C
极特
符号
参数
LVCMOS_CLK
DIV_SELA ， DIV_SELB ，
输入
电容DIV_SELC ， DIV_SELD ，
BANK_EN0 ， NMR / OE ，
BANK_EN1,
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
输出阻抗
VDDI ， VDDO =
3.465V
VDDI = 3.465V ，
VDDO = 2.625V
7
测试条件
最小典型
CIN
RPULLUP
RPULLDOWN
CPD
51
51
K
W
K
W
pF
pF
大败
W
T
ABLE
3. F
油膏
T
ABLE
输入
NMR / OE
0
1
1
1
1
1
1
1
1
BANK_EN1
X
0
1
0
1
0
1
0
1
BANK_EN0
X
0
0
1
1
0
0
1
1
DIV_SELx
X
0
0
0
0
1
1
1
1
QA0 - QA4
喜
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
QB0 - QB4
喜
喜
活跃
活跃
活跃
喜
活跃
活跃
活跃
输出
QC0 - QC4
喜
喜
喜
活跃
活跃
喜
喜
活跃
活跃
QD0 - QD4
喜
喜
喜
喜
活跃
喜
喜
喜
活跃
Qx
频率
零
fIN/2
fIN/2
fIN/2
fIN/2
鳍
鳍
鳍
鳍
8701I
www.icst.com/products/hiperclocks.html
3
REV 。一个2001年3月16日
集成
电路
系统公司
ICS8701I
L
OW
S
KEW
1,
2
C
LOCK
G
enerator
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压
输入
输出
工作环境温度
储存温度
4.6V
-0.5V到VDD + 0.5V
-0.5V至VDDO + 0.5V
-40 ° C至85°C
-65 ℃150 ℃的
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些
收视率只是强调规范和产品在这些条件下的功能操作或超越任何条件
在这些上市
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件
系统蒸发散长时间可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
=-40°C
TO
85°C
符号
VDDI
VDDO
国际直拨电话
参数
输入电源电压
输出电源电压
静态电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
100
单位
V
V
mA
VDDI = VIH = 3.465V
VIL = 0V
T
ABLE
4B 。 LVCMOS DC
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
=-40°C
TO
85°C
符号
参数
输入
高压
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0,
BANK_EN1 ，核磁共振/ OE
LVCMOS_CLK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0,
BANK_EN1 ，核磁共振/ OE
LVCMOS_CLK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0,
BANK_EN1 ，核磁共振/ OE
LVCMOS_CLK
DIV_SELA ， DIV_SELB ，
DIV_SELC ， DIV_SELD ，
BANK_EN0,
BANK_EN1 ，核磁共振/ OE
LVCMOS_CLK
测试条件
VDDI = 3.465V
VDDI = 3.465V
VDDI = 3.465V
VDDI = 3.465V
VDDI = VIN = 3.465V
VDDI = VIN = 3.465V
VDDI = 3.465V ， VIN = 0V
VDDI = 3.465V ， VIN = 0V
VDDI = VDDO = 3.135V
IOH = -36mA
VDDI = VDDO = 3.135V
IOL = 36毫安
-150
-5
2.6
0.5
最低
2
2
-0.3
-0.3
典型
最大
3.8
3.8
0.8
1.3
5
150
单位
V
V
V
V
A
A
A
A
V
V
VIH
VIL
输入
低电压
IIH
输入
HIGH CURRENT
IIL
输入
低电流
VOH
VOL
输出高电压
输出低电压
8701I
www.icst.com/products/hiperclocks.html
4
REV 。一个2001年3月16日
集成
电路
系统公司
ICS8701I
L
OW
S
KEW
1,
2
C
LOCK
G
enerator
最大
250
0MHZ
f
200MHz
0MHZ
f
200MHz
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
30 ％至70％
30 ％至70％
0MHZ
f
200MHz
F = 200MHz的
200
200
tCYCLE/2
- 0.6
1.9
2.2
2.2
3.6
3.6
200
250
300
600
900
900
tCYCLE/2
+ 0.6
3.1
单位
兆赫
ns
ns
ps
ps
ps
ps
ps
ps
ns
ns
ns
ns
T
ABLE
5A 。 AC - C
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
=-40°C
TO
85°C
符号
FMAX
TPLH
的TPH1
TSK （ B）
TSK （ O）
TSK （ W）
TSK （ PP）
tR
tF
TPW
TEN
参数
最大输入频率
传播延迟，
低到高
传播延迟，
HIGH到LOW
银行倾斜;注2：
输出偏斜;注3
多频偏移;
注4
帕吨至帕吨倾斜;注5：
输出上升时间;注6：
输出下降时间;注6：
输出脉冲宽度
测试条件
最低
典型
tCYCLE/2
2.5
输出使能时间;
F = 10MHz时
6
注6
输出禁止时间;
TDI发动机
F = 10MHz时
6
注6
注1 ：在200MHz测量，除非另有说明，否则所有参数。所有输出端接50
W
到VDDO / 2 。
注2 ：在相同的电源电压，并以同样的负载条件定义为扭曲的产出银行内。
注3 ：定义为输出偏斜跨银行在相同的电源电压，并以同样的负载条件。
注4 ：定义为输出偏斜跨银行在不同频率相同的电源电压下工作
与同等负载条件。
（注5） ：定义为歪斜在不同设备上的不同的输出在相同的电源电压下工作，并
以同样的负载条件。
注6 ：这些参数由特性保证。在生产中测试。
8701I
www.icst.com/products/hiperclocks.html
5
REV 。一个2001年3月16日
QQ：2880707522 复制
