集成
电路
系统公司
ICS8533-01
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
F
EATURES
4 3.3V的差分LVPECL输出
选择CLK ， NCLK或LVPECL时钟输入
CLK ， NCLK对可以接受以下差分输入
级别： LVDS ， LVPECL ， HSTL ， SSTL ， HCSL
PCLK ， nPCLK支持以下输入类型：
LVPECL ， CML ， SSTL
最大输出频率高达650MHz的
任何转换单端输入信号为3.3V LVPECL
与NCLK输入电阻偏置电平
输出偏斜： 30PS （最大值）
部分到部分偏斜： 150ps的（最大）
传播延迟： 1.4ns （最大值）
工作电压3.3V
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8533-01是一种低偏移，高perfor-
曼斯1至4差分至3.3V的LVPECL扇出
HiPerClockS
缓冲区和HiPerClockS成员系列
从ICS高性能时钟解决方案。
该ICS8533-01有两个可选的时钟输入。
在CLK ， NCLK对可以接受最标准差
输入电平。在PCLK ， nPCLK对可以接受LVPECL ， CML ，
或SSTL输入电平。时钟使能内部同步的
认列，以消除欠幅脉冲， asynchro-在输出
时钟理性断言/取消触发使能引脚。
,&6
保证输出部分，以部分偏移特性
使ICS8533-01适合那些要求苛刻的应用
明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK
NCLK
PCLK
NPCLK
0
1
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
P
IN
A
SSIGNMENT
V
EE
CLK_EN
CLK_SEL
CLK
NCLK
PCLK
NPCLK
nc
nc
V
CC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
CC
Q1
nQ1
Q2
nQ2
V
CC
Q3
nQ3
CLK_SEL
ICS8533-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
8533AG-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2001年7月16日
集成
电路
系统公司
ICS8533-01
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
TYPE
动力
输入
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
名字
V
EE
CLK_EN
负电源引脚。连接到地面。
同步时钟使能。高电平时，时钟输出时钟跟随
上拉
输入。低电平时， Q输出被强制低， NQ输出被强制
高。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选用差分PCLK ， nPCLK
下拉输入。当低，选择CLK ， NCLK输入。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
上拉
INVER婷差分时钟输入。
INVER婷差动LVPECL时钟输入。
无连接。
正电源引脚。连接到3.3V 。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
下拉非INVER婷差动LVPECL时钟输入。
3
4
5
6
7
8, 9
10, 13, 18
11, 12
14, 15
16, 17
19, 20
CLK_SEL
CLK
NCLK
PCLK
NPCLK
nc
V
CC
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
输入
输入
输入
输入
输入
未使用
动力
产量
产量
产量
产量
注意：
上拉
和
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
CLK ， NCLK
输入电容
PCLK ， nPCLK
CLK_EN ， CLK_SEL
输入上拉电阻
输入下拉电阻
51
51
测试条件
最小典型
最大
4
4
4
单位
pF
pF
pF
K
K
8533AG-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2001年7月16日
集成
电路
系统公司
ICS8533-01
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK ， NCLK
PCLK ， nPCLK
CLK ， NCLK
Q0通Q3
残疾人;低
残疾人;低
启用
nQ0通nQ3
残疾人; HIGH
残疾人; HIGH
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
CLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
PCLK ， nPCLK
启用
启用
CLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是在CLK ， NCLK和PCLK ， nPCLK输入的函数，如描述
在表3B中。
残
NCLK ， nPCLK
CLK ， PCLK
启用
CLK_EN
nQ0 - nQ3
Q0 - Q3
F
IGURE
1 - CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK或PCLK
0
1
0
1
偏见;注1
NCLK或nPCLK
1
0
偏见;注1
偏见;注1
0
低
高
低
高
高
输出
Q0通Q3
nQ0通nQ3
高
低
高
低
低
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
偏见;注1
1
低
高
单端至差分
INVER婷
注1 ：请参考应用信息第8页，图8中，其中讨论接线差
输入接受单端水平。
8533AG-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2001年7月16日
集成
电路
系统公司
ICS8533-01
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
-0.5V到V
CC
+ 0.5V
73.2 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CCx中
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产品在这些条件或超出任何条件的功能操作在上市
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下围
消耗臭氧层物质可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
I
EE
参数
正电源电压
电源电流
测试条件
最低
3.135
典型
3.3
最大
3.465
50
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_EN ， CLK_SEL
CLK_EN ， CLK_SEL
CLK_EN
CLK_SEL
CLK_EN
CLK_SEL
V
IN
= V
CC
= 3.465V
V
IN
= V
CC
= 3.465V
V
IN
= 0V, V
CC
= 3.465V
V
IN
= 0V, V
CC
= 3.465V
-150
-5
测试条件
最低
2
-0.3
典型
最大
3.765
0.8
5
150
单位
V
V
A
A
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
NCLK
CLK
NCLK
CLK
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-150
-5
1.3
V
CC
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
0.5
V
CMR
注1,2
注1 ：对于单端应用的最大输入电压为CLK和NCLK为V
CC
+ 0.3V.
注2 ：共模电压定义为V
IH
.
8533AG-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2001年7月16日
集成
电路
系统公司
ICS8533-01
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
测试条件
PCLK
NPCLK
PCLK
NPCLK
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
0.3
V
EE
+ 1.5
V
CC
- 1.4
V
CC
- 2.0
1
V
CC
V
CC
- 1.0
V
CC
- 1.7
0.85
最低
典型
最大
150
5
单位
A
A
A
A
V
V
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
V
摇摆
峰至峰输出电压摆幅
0.6
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用程序的最大输入电压为PCLK和nPCLK为V
CC
+ 0.3V.
注3 ：输出端接50
到V
CC
- 2V.
T
ABLE
5. AC - C
极特
,
V
CC
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
参数
最大输出频率
传播延迟;注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
循环周期抖动;注4 ， 5
输出上升时间
输出下降时间
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
300
300
≤ 650MHz的
1.0
测试条件
最低
典型
最大
650
1.4
30
150
150
700
700
53
单位
兆赫
ns
ps
ps
ps
ps
ps
%
t
SK （ O）
t
SK （PP）的
t
JIT （ CC ）
t
R
t
F
ODC
输出占空比
47
所有参数测量频率为500MHz ，除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：本周期的周期抖动输入将等于抖动输出。票面T不加抖动。
注5 ：此参数定义符合JEDEC标准65 。
8533AG-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2001年7月16日
QQ：2881677436 复制
