初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
F
EATURES
5差分2.5V / 3.3V LVPECL输出
可选的差分CLK0 ， nCLK0或LVCMOS输入
CLK0 ， nCLK0对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
CLK1可以接受以下的输入电平：
LVCMOS或LVTTL
最大输出频率： 650MHz的
任何转换单端输入信号为3.3V LVPECL
与NCLK输入电阻偏置电平
输出偏斜： 50ps的（最大）
部分到部分歪斜： 400PS （最大值）
传播延迟： CLK0 ， nCLK0 - 2.1ns （最大值）
CLK1 - 2.1ns （最大值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.8V ，V
EE
= 0V
-40 ° C至85°C的工作环境温度
兼容部件号MC100LVEL14
G
ENERAL
D
ESCRIPTION
该ICS85314-01是一种低歪斜，高性能
1至5差分至3.3V的LVPECL扇出缓冲器
HiPerClockS
和HiPerClockS成员系列
从ICS高性能时钟解决方案。
该ICS85314-01有两个可选的时钟输入。
在CLK0 ， nCLK0对可以接受最标准差
输入电平。单端CLK1可以接受LVCMOS或
LVTTL输入电平。时钟使能内部同步
消除矮时钟脉冲输出时asynchro-
时钟理性断言/取消触发使能引脚。
,&6
保证输出部分，以部分偏移特性使
在ICS85314-01适合那些要求苛刻的应用程序以及
定义的性能和可重复性。
B
LOCK
D
IAGRAM
nCLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
nCLK_EN
V
CC
nc
CLK1
CLK0
nCLK0
nc
CLK_SEL
V
EE
0
0
1
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
Q4
nQ4
ICS85314-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
ICS85314-01
20引脚SOIC
7.5毫米X 12.8毫米X 2.3毫米包主体
男包
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
85314AG-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
TYPE
描述
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
负电源引脚。
时钟选择输入。当HIGH ，选择SCLK输入。
下拉低电平时，选择CLK ， NCLK输入。
LVTTL / LVCMOS接口电平。
无连接。
上拉
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入。
下拉时钟输入。 LVTTL / LVCMOS接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9 , 10
11
12
13, 17
14
15
16
18, 20
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
V
EE
CLK_SEL
nc
nCLK0
CLK0
CLK1
V
CC
产量
产量
产量
产量
产量
动力
输入
未使用
输入
输入
输入
动力
正电源引脚。
同步时钟使能。低电平时，时钟输出时钟跟随
19
nCLK_EN
输入
下拉输入。高时，Q输出被强制低， NQ输出被强制
高。 LVTTL / LVCMOS接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
85314AG-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK0 ， nCLK0
CLK1
CLK0 ， nCLK0
Q0:Q4
启用
启用
残疾人;低
nQ0 ： nQ4
启用
启用
残疾人; HIGH
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
nCLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
CLK1
残疾人;低
残疾人; HIGH
nCLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是的CLK0 ， nCLK0和CLK1输入的函数描述
在表3B中。
残
nCLK0
CLK0 ， CLK1
启用
nCLK_EN
nQ0 ： nQ4
Q0:Q4
F
IGURE
1 - nCLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0或CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0
1
0
偏见;注1
偏见;注1
0
1
Q0:Q4
低
高
低
高
高
低
输出
nQ0 ： nQ4
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
85314AG-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
-0.5V到V
CC
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CCx中
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产物在这些条件下或超出任何条件中所列出的功能操作
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下围
消耗臭氧层物质可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
C
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
电源电压
电源电流
测试条件
最低
2.375
典型
3.3
55
最大
3.8
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
nCLK_EN ， CLK_SEL
CLK1
nCLK_EN ， CLK_SEL
CLK1
CLK1,
CLK_SEL ， nCLK_EN
CLK1,
CLK_SEL ， nCLK_EN
测试条件
最低
2
2
-0.3
-0.3
V
IN
= V
CC
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
-5
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
1.3
150
单位
V
V
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0
CLK0
nCLK0
CLK0
测试条件
V
CC
= V
IN
= 3.8V
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
V
CC
= 3.8V, V
IN
= 0V
-150
-5
1.3
V
CC
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
V
CMR
0.5
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0为V
CC
+ 0.3V.
注2 ：共模电压定义为V
IH
.
85314AG-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 1.0
V
CC
- 1.7
1.0
单位
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
到V
CC
- 2V.
T
ABLE
5. AC - C
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
输出频率
传播延迟，
从低到高
CLK0 ， nCLK0 ;
注1
CLK1 ;注2：
≤ 650MHz的
≤ 250MHz的
1.0
1.0
测试条件
最低
典型
最大单位
650
2.1
2.1
50
400
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
CLK0 ， nCLK0
≤ 650MHz的
200
200
45
700
700
55
55
兆赫
ns
ns
ps
ps
ps
ps
%
%
t
SK （ O）
t
SK （PP）的
t
R
t
F
ODC
输出偏斜;注3 ， 5
帕吨至帕吨倾斜;注4 ， 5
输出上升时间
输出下降时间
输出占空比
CLK1
≤ 250MHz的
45
所有测量参数在250MHz时，除非另有说明。
的周期到周期抖动的输入将等于抖动的输出。票面T不加抖动
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：从V测
CC
/ 2输入交叉点的差分输出交叉点。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注4 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注5 ：此参数定义符合JEDEC标准65 。
85314AG-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
F
EATURES
5差分2.5V / 3.3V LVPECL输出
可选的差分CLK0 ， nCLK0或LVCMOS输入
CLK0 ， nCLK0对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
CLK1可以接受以下的输入电平：
LVCMOS或LVTTL
最大输出频率： 650MHz的
任何转换单端输入信号为3.3V LVPECL
与NCLK输入电阻偏置电平
输出偏斜： 50ps的（最大）
部分到部分歪斜： 400PS （最大值）
传播延迟： CLK0 ， nCLK0 - 2.1ns （最大值）
CLK1 - 2.1ns （最大值）
LVPECL模工作电压范围：
V
CC
= 2.375V至3.8V ，V
EE
= 0V
-40 ° C至85°C的工作环境温度
兼容部件号MC100LVEL14
G
ENERAL
D
ESCRIPTION
该ICS85314-01是一种低歪斜，高性能
1至5差分至3.3V的LVPECL扇出缓冲器
HiPerClockS
和HiPerClockS成员系列
从ICS高性能时钟解决方案。
该ICS85314-01有两个可选的时钟输入。
在CLK0 ， nCLK0对可以接受最标准差
输入电平。单端CLK1可以接受LVCMOS或
LVTTL输入电平。时钟使能内部同步
消除矮时钟脉冲输出时asynchro-
时钟理性断言/取消触发使能引脚。
,&6
保证输出部分，以部分偏移特性使
在ICS85314-01适合那些要求苛刻的应用程序以及
定义的性能和可重复性。
B
LOCK
D
IAGRAM
nCLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
nCLK_EN
V
CC
nc
CLK1
CLK0
nCLK0
nc
CLK_SEL
V
EE
0
0
1
1
Q0
nQ0
Q1
nQ1
CLK_SEL
Q2
nQ2
Q3
nQ3
Q4
nQ4
ICS85314-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米包体
G封装
顶视图
ICS85314-01
20引脚SOIC
7.5毫米X 12.8毫米X 2.3毫米包主体
男包
顶视图
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
85314AG-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
TYPE
描述
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
负电源引脚。
时钟选择输入。当HIGH ，选择SCLK输入。
下拉低电平时，选择CLK ， NCLK输入。
LVTTL / LVCMOS接口电平。
无连接。
上拉
INVER婷差分时钟输入。
下拉非INVER婷差分时钟输入。
下拉时钟输入。 LVTTL / LVCMOS接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9 , 10
11
12
13, 17
14
15
16
18, 20
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
V
EE
CLK_SEL
nc
nCLK0
CLK0
CLK1
V
CC
产量
产量
产量
产量
产量
动力
输入
未使用
输入
输入
输入
动力
正电源引脚。
同步时钟使能。低电平时，时钟输出时钟跟随
19
nCLK_EN
输入
下拉输入。高时，Q输出被强制低， NQ输出被强制
高。 LVTTL / LVCMOS接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
85314AG-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK0 ， nCLK0
CLK1
CLK0 ， nCLK0
Q0:Q4
启用
启用
残疾人;低
nQ0 ： nQ4
启用
启用
残疾人; HIGH
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
nCLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
CLK1
残疾人;低
残疾人; HIGH
nCLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是的CLK0 ， nCLK0和CLK1输入的函数描述
在表3B中。
残
nCLK0
CLK0 ， CLK1
启用
nCLK_EN
nQ0 ： nQ4
Q0:Q4
F
IGURE
1 - nCLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0或CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0
1
0
偏见;注1
偏见;注1
0
1
Q0:Q4
低
高
低
高
高
低
输出
nQ0 ： nQ4
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参考应用信息， "Wiring的差分输入接受单端Levels" 。
85314AG-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
-0.5V到V
CC
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CCx中
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产物在这些条件下或超出任何条件中所列出的功能操作
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下围
消耗臭氧层物质可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
C
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
CC
I
EE
参数
电源电压
电源电流
测试条件
最低
2.375
典型
3.3
55
最大
3.8
单位
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
nCLK_EN ， CLK_SEL
CLK1
nCLK_EN ， CLK_SEL
CLK1
CLK1,
CLK_SEL ， nCLK_EN
CLK1,
CLK_SEL ， nCLK_EN
测试条件
最低
2
2
-0.3
-0.3
V
IN
= V
CC
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
-5
典型
最大
V
CC
+ 0.3
V
CC
+ 0.3
0.8
1.3
150
单位
V
V
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0
CLK0
nCLK0
CLK0
测试条件
V
CC
= V
IN
= 3.8V
V
CC
= V
IN
= 3.8V
V
CC
= 3.8V, V
IN
= 0V
V
CC
= 3.8V, V
IN
= 0V
-150
-5
1.3
V
CC
- 0.85
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
共模输入电压;
V
CMR
0.5
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0为V
CC
+ 0.3V.
注2 ：共模电压定义为V
IH
.
85314AG-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2002年6月21日
初步
集成
电路
系统公司
ICS85314-01
L
OW
S
KEW
, 1-
TO
-5
D
。微分
-
TO
-2.5V / 3.3V LVPECL F
ANOUT
B
UFFER
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 1.0
V
CC
- 1.7
1.0
单位
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
到V
CC
- 2V.
T
ABLE
5. AC - C
极特
,
V
CC
= 2.375V
TO
3.8V, V
EE
= 0V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
输出频率
传播延迟，
从低到高
CLK0 ， nCLK0 ;
注1
CLK1 ;注2：
≤ 650MHz的
≤ 250MHz的
1.0
1.0
测试条件
最低
典型
最大单位
650
2.1
2.1
50
400
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
CLK0 ， nCLK0
≤ 650MHz的
200
200
45
700
700
55
55
兆赫
ns
ns
ps
ps
ps
ps
%
%
t
SK （ O）
t
SK （PP）的
t
R
t
F
ODC
输出偏斜;注3 ， 5
帕吨至帕吨倾斜;注4 ， 5
输出上升时间
输出下降时间
输出占空比
CLK1
≤ 250MHz的
45
所有测量参数在250MHz时，除非另有说明。
的周期到周期抖动的输入将等于抖动的输出。票面T不加抖动
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：从V测
CC
/ 2输入交叉点的差分输出交叉点。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注4 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注5 ：此参数定义符合JEDEC标准65 。
85314AG-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2002年6月21日
QQ：2881677436 复制
