集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
F
EATURES
4个差分LVHSTL兼容输出
可选的差分CLK0 ， nCLK0和CLK1 ， nCLK1
时钟输入
时钟输入对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 650MHz的
任何转换单端输入信号LVHSTL
与NCLK输入电阻偏置电平
输出偏斜： 50ps的（最大）
部分到部分歪斜： 400PS （最大值）
传播延迟： 1.2ns （典型值）
V
OH
= 1V （最大）
3.3V内核， 1.8V输出工作电源
无铅封装
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS8523I -03是一种低偏移，高perfor-
曼斯1至4差分至LVHSTL扇出缓冲器
HiPerClockS
和HiPerClockS家庭高级成员
从ICS性能的时钟解决方案。该
ICS8523I -03有两个可选的时钟输入。
输入对可以接受最标准的差分输入
的水平。时钟使能内部同步到
消除欠幅脉冲异步过程的输出
时钟的断言/取消断言使能引脚。
ICS
保证输出部分，以部分偏移特性
使ICS8523I -03非常适合这些应用需求 -
荷兰国际集团明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
nCLK1
0
1
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
P
IN
A
SSIGNMENT
GND
CLK_EN
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
nc
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
DDO
Q1
nQ1
Q2
nQ2
V
DDO
Q3
nQ3
CLK_SEL
ICS8523I-03
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米体封装
G封装
顶视图
8523AGI-03
www.icst.com/products/hiperclocks.html
1
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
动力
输入
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
名字
GND
CLK_EN
3
4
5
6
7
8, 9
10
11, 12
13, 18
14, 15
16, 17
19, 20
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
nc
V
DD
nQ3 ， Q3
V
DDO
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
输入
输入
输入
输入
输入
未使用
动力
产量
动力
产量
产量
产量
电源接地。
同步时钟使能。高电平时，时钟输出时钟跟随
输入。低电平时， Q输出被强制低， NQ输出被强制
上拉
高。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选用差分CLK1 ， nCLK1
下拉输入。当低，选择CLK0 ， nCLK0投入。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
上拉
INVER婷差分时钟输入。
INVER婷差分时钟输入。
无连接。
核心供电引脚。
差分输出对。 LVHSTL接口电平。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
下拉非INVER婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
8523AGI-03
www.icst.com/products/hiperclocks.html
2
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK0 ， nCLK0
CLK1 ， nCLK1
CLK0 ， nCLK0
Q0:Q3
残疾人;低
残疾人;低
启用
nQ0 ： nQ3
残疾人; HIGH
残疾人; HIGH
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
CLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
CLK1 ， nCLK1
启用
启用
CLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是CLK0 ， nCLK0和CLK1 ， nCLK1输入的函数，如描述
在表3B中。
残
启用
nCLK0 ， nCLK1
CLK0 ， CLK1
CLK_EN
nQ0 ： nQ3
Q0:Q3
F
IGURE
1. CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0或CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0或nCLK1
0
1
偏见;注1
偏见;注1
0
1
Q0:Q3
低
高
低
高
高
低
输出
nQ0 ： nQ3
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
8523AGI-03
www.icst.com/products/hiperclocks.html
3
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
参数
核心供电电压
输出电源电压
电源电流
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
55
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_EN ， CLK_SEL
CLK_EN ， CLK_SEL
CLK_EN
CLK_SEL
CLK_EN
CLK_SEL
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
5
150
单位
V
V
A
A
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
1.3
共模输入电压;
0.5
V
DD
- 0.85
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0和CLK1 ， nCLK1为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
8523AGI-03
www.icst.com/products/hiperclocks.html
4
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
测试条件
最低
0.7
0
0.4
典型
最大
1.0
0.4
1.0
单位
V
V
V
T
ABLE
4D 。 LVHSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
参数
最大输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
输出占空比
20 ％至80％
> 200MHz的
150
45
50
≤ 650MHz的
0.9
1.2
测试条件
最低
典型
最大
650
1.5
50
400
500
55
52
单位
兆赫
ns
ps
ps
ps
%
%
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
O DC
≤ 200MHz的
48
所有参数测量频率为500MHz ，除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
8523AGI-03
www.icst.com/products/hiperclocks.html
5
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
F
EATURES
4个差分LVHSTL兼容输出
可选的差分CLK0 ， nCLK0和CLK1 ， nCLK1
时钟输入
时钟输入对可以接受以下差异
输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ， HCSL
最大输出频率： 650MHz的
任何转换单端输入信号LVHSTL
与NCLK输入电阻偏置电平
输出偏斜： 50ps的（最大）
部分到部分歪斜： 400PS （最大值）
传播延迟： 1.2ns （典型值）
V
OH
= 1V （最大）
3.3V内核， 1.8V输出工作电源
无铅封装
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS8523I -03是一种低偏移，高perfor-
曼斯1至4差分至LVHSTL扇出缓冲器
HiPerClockS
和HiPerClockS家庭高级成员
从ICS性能的时钟解决方案。该
ICS8523I -03有两个可选的时钟输入。
输入对可以接受最标准的差分输入
的水平。时钟使能内部同步到
消除欠幅脉冲异步过程的输出
时钟的断言/取消断言使能引脚。
ICS
保证输出部分，以部分偏移特性
使ICS8523I -03非常适合这些应用需求 -
荷兰国际集团明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
D
Q
LE
CLK0
nCLK0
CLK1
nCLK1
0
1
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
P
IN
A
SSIGNMENT
GND
CLK_EN
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
nc
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Q0
nQ0
V
DDO
Q1
nQ1
Q2
nQ2
V
DDO
Q3
nQ3
CLK_SEL
ICS8523I-03
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米体封装
G封装
顶视图
8523AGI-03
www.icst.com/products/hiperclocks.html
1
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
TYPE
动力
输入
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
名字
GND
CLK_EN
3
4
5
6
7
8, 9
10
11, 12
13, 18
14, 15
16, 17
19, 20
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
nc
V
DD
nQ3 ， Q3
V
DDO
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
输入
输入
输入
输入
输入
未使用
动力
产量
动力
产量
产量
产量
电源接地。
同步时钟使能。高电平时，时钟输出时钟跟随
输入。低电平时， Q输出被强制低， NQ输出被强制
上拉
高。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选用差分CLK1 ， nCLK1
下拉输入。当低，选择CLK0 ， nCLK0投入。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
上拉
INVER婷差分时钟输入。
INVER婷差分时钟输入。
无连接。
核心供电引脚。
差分输出对。 LVHSTL接口电平。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
下拉非INVER婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
8523AGI-03
www.icst.com/products/hiperclocks.html
2
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
输入
输出
选定的源
CLK0 ， nCLK0
CLK1 ， nCLK1
CLK0 ， nCLK0
Q0:Q3
残疾人;低
残疾人;低
启用
nQ0 ： nQ3
残疾人; HIGH
残疾人; HIGH
启用
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
CLK_EN
0
0
1
CLK_SEL
0
1
0
1
1
CLK1 ， nCLK1
启用
启用
CLK_EN开关后，时钟输出被禁用或启用下面的上升沿和下降沿的输入时钟边沿
如图1中所示。
在主动模式下，输出的状态是CLK0 ， nCLK0和CLK1 ， nCLK1输入的函数，如描述
在表3B中。
残
启用
nCLK0 ， nCLK1
CLK0 ， CLK1
CLK_EN
nQ0 ： nQ3
Q0:Q3
F
IGURE
1. CLK_EN牛逼
即时通信
D
IAGRAM
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK0或CLK1
0
1
0
1
偏见;注1
偏见;注1
nCLK0或nCLK1
0
1
偏见;注1
偏见;注1
0
1
Q0:Q3
低
高
低
高
高
低
输出
nQ0 ： nQ3
高
低
高
低
低
高
输入到输出模式
差分至差分
差分至差分
单端至差分
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
8523AGI-03
www.icst.com/products/hiperclocks.html
3
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
参数
核心供电电压
输出电源电压
电源电流
测试条件
最低
3.135
1.6
典型
3.3
1.8
最大
3.465
2.0
55
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_EN ， CLK_SEL
CLK_EN ， CLK_SEL
CLK_EN
CLK_SEL
CLK_EN
CLK_SEL
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
0.8
5
150
单位
V
V
A
A
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
CLK0 ， CLK1
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
最低
典型
最大
5
150
单位
A
A
A
A
V
V
峰 - 峰值输入电压
0.15
1.3
共模输入电压;
0.5
V
DD
- 0.85
V
CMR
注1,2
注1 ：对于单端应用程序的最大输入电压为CLK0 ， nCLK0和CLK1 ， nCLK1为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
8523AGI-03
www.icst.com/products/hiperclocks.html
4
REV 。一2004年10月5日
集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL F
ANOUT
B
UFFER
测试条件
最低
0.7
0
0.4
典型
最大
1.0
0.4
1.0
单位
V
V
V
T
ABLE
4D 。 LVHSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
f
最大
t
PD
参数
最大输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升/下降时间
输出占空比
20 ％至80％
> 200MHz的
150
45
50
≤ 650MHz的
0.9
1.2
测试条件
最低
典型
最大
650
1.5
50
400
500
55
52
单位
兆赫
ns
ps
ps
ps
%
%
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
O DC
≤ 200MHz的
48
所有参数测量频率为500MHz ，除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
8523AGI-03
www.icst.com/products/hiperclocks.html
5
REV 。一2004年10月5日
QQ：2881677436 复制
