初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
完全集成的PLL ，无需外部环路滤波器的要求
1差分LVPECL 3.3V输出
晶体振荡器接口范围： 10MHz至25MHz的
输出频率范围： 25MHz的到700MHz的
VCO范围：为200MHz的700MHz的
并行或串行接口，用于编程的M和N分频器
在电
RMS周期抖动：待定
周期到周期抖动： 15ps （典型值）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
G
ENERAL
D
ESCRIPTION
该ICS84330-01是一个通用的，单输出
把高频率合成器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。 VCO的工作在
频率范围为200MHz到700MHz的的。该VCO
和输出频率，可以通过串行编程或
并行接口的配置逻辑。输出可以是
配置为通过1 ，2，4和8输出来划分VCO频率
把频率步长从250kHz至2MHz的可实现
使用根据输出分频器设置一个16MHz的晶振。
ICS
引脚与SY89430V兼容
B
LOCK
D
IAGRAM
XTAL1
OSC
XTAL2
P
IN
A
SSIGNMENT
M0
M1
M2
M3
M4
M5
M6
M7
M8
N0
N1
V
EE
TEST
V
CC
FOUT
NFOUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
nP_LOAD
V
CC
XTAL2
XTAL1
nc
nc
V
CCA
S_LOAD
S-DATA
S_CLOCK
V
CCO
FOUT
NFOUT
V
EE
÷
16
PLL
相位检测器
1
÷
÷
÷
÷
1
2
4
8
VCO
÷
M
÷
2
0
ICS84330-01
28引脚SOIC
7.5毫米X 18.05毫米X 2.25毫米体封装
男包
顶视图
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
TEST
FOUT
V
CCO
25 24 23 22 21 20 19
S_CLOCK
S-DATA
S_LOAD
V
CCA
nc
nc
XTAL1
26
27
28
1
18
17
N1
N0
M8
M7
M6
M5
M4
ICS84330-01
28引脚PLCC
15
V封装
2
14
11.6毫米X 11.4毫米X 4.1毫米
3
13
顶视图
4
5
XTAL2
NFOUT
TEST
V
CC
V
EE
V
EE
16
12
6
V
CC
7
nP_LOAD
8
M0
9 10 11
M1
M2
M3
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84330CV-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
N0通过N1被直接传递到M分频器和N个输出
分频器。在nP_LOAD输入的低电平到高电平跳变，
该数据被锁存， M个分保持加载，直到
上nP_LOAD或直至串行事件发生下一个低的跳变。
测试输出模式为000（移位寄存器输出）时operat-
荷兰国际集团的并行输入模式。压控振荡器之间的关系
频率，晶体频率和M个分频器被定义为
如下： FVCO =值为fXTAL X 2M
16
M值和M0通过M8所需要的值
表3B所示，可编程VCO频率功能
表。有效的M值的量， PLL将实现锁是
定义为100
≤
M
≤
350.频出被定义为
如下： FOUT = FVCO =值为fXTAL X 2M
N
N
16
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。所述移位寄存器的内容
寄存器被加载到M个除法时S_LOAD转换
从低到高。在M鸿沟和N分频的输出值
被锁在S_LOAD的高到低的跳变。如果
S_LOAD被拉高，在S-DATA输入数据通过二
接连到上S_CLOCK的每个上升沿对M分频器。该
串行模式可以被用来编程M和N位测试
位T2 ： T0 。内部寄存器T2 ： T0确定的状态
测试输出如下所示：
FOUT
FOUT
FOUT
FOUT
FOUT
FOUT
FOUT
S_CLOCK ÷ N分频器
FOUT
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表6 ，注1 。
该ICS84330-01具有完全集成的PLL和there-
前无需外部元件设置循环频带 -
宽度。石英晶体被用作输入到芯片上的
振荡器。该振荡器的输出是由16之前的分
相位检测器。一个16MHz晶振这提供了一个1MHz的
参考频率。 PLL的压控振荡器工作在一
范围为200MHz到700MHz的的。 M个除法器的输出是
也施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西是2M倍基准频率除以16
通过调整VCO控制电压。请注意，对于某些值
的M（过高或过低）时，PLL将不实现锁定。
VCO的输出由除法器被发送之前缩放
每个LVPECL输出缓冲器。分频器提供
50 ％的输出占空比。
的ICS84330-01支持两个可编程功能
输入模式进行编程并购分频器和N分频器的输出。该
两个输入操作模式是并行和串行。
图1
示出了每种模式的时序图。在并行模式下的
nP_LOAD输入为低电平。通过M8的输入M0的数据和
T2
T1
T0
测试输出
0
0
0
移位寄存器OUT
0
0
1
高
0
1
0
PLL参考的Xtal ÷ 16
0
1
1
（VCO ÷ M） / 2 （非50％占空比M分频器）
1
0
0
FOUT
LVCMOS输出频率为200MHz <
1
0
1
低
1
1
0
（ S_CLOCK ÷ M） / 2 （非50 ％占空比M分频器）
1
1
1
FOUT - 4
S
ERIAL
L
OADING
S_CLOCK
S-DATA
t
T2
S
T1
H
T0
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
M，N
nP_LOAD
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
84330CV-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
描述
核心供电引脚。
模拟电源引脚的PLL 。
负电源引脚。
输出电源引脚。
不要连接。
T
ABLE
1. P
IN
D
ESCRIPTIONS
名字
V
CC
V
CCA
V
EE
V
CCO
nc
XTAL1 ， XTAL2
nP_LOAD
S_CLOCK
S-DATA
S_LOAD
M0, M1, M2
M3, M4, M5
M6, M7, M8
N0, N1
TEST
nFOUT ， FOUT
动力
动力
动力
动力
未使用
输入
输入
输入
输入
输入
输入
输入
产量
产量
TYPE
晶体振荡器接口。 XTAL1为输入。 XTAL2为输出。
并行加载输入。确定当数据出现在M8 ： M0装入
存在于N 1 M分频器，并且当数据： N0设置N个输出分频值。
上拉
LVCMOS / LVTTL接口电平。
时钟的串行数据存在于S-DATA输入到上的移位寄存器
下拉
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
下拉
LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换为M分频器。
下拉
LVCMOS / LVTTL接口电平。
上拉
上拉
M分频器输入。数据锁存nP_LOAD投入低到高的转变。
LVCMOS / LVTTL接口电平。
确定N个输出分频器值如表3C功能表定义。
LVCMOS / LVTTL接口电平。
它用于在操作的串行模式的测试输出。
LVCMOS / LVTTL接口电平。
差分输出的合成器。 3.3V LVPECL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大
单位
pF
K
K
84330CV-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
S_LOAD
X
X
X
L
↑
↓
L
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
条件
复位。 M和N位全部置高。
直接传递到M分频器的M和N的输入数据和
N个输出分频器。测试模式000 。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到M分频器
和N输出分频器。
M鸿沟和N分频的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
N
X
数据
数据
X
X
X
X
H
X
X
H
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
200
202
204
206
696
698
700
M鸿沟
100
101
102
103
348
349
350
256
M8
0
0
0
0
1
1
1
128
M7
0
0
0
0
0
0
0
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
0
0
0
16
M4
0
0
0
0
1
1
1
8
M3
0
0
0
0
1
1
1
4
M2
1
1
1
1
1
1
1
2
M1
0
0
1
1
0
0
1
1
M0
0
1
0
1
0
1
0
注1 ：这M个分频值，并由此产生相应频率至16MHz的晶振频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
2
4
8
1
输出频率（ MHz）的
最低
100
50
25
200
最大
350
175
87.5
700
84330CV-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
37.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 DC P
OWER
S
UPPLY
C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
115
15
最大
3.465
3.465
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
M0 ： M8 ， N0 ， N1 ，
nP_LOAD ， XTAL_SEL
输入高电流
S_LOAD ， S-DATA ，
S_CLOCK
M0 ： M8 ， N0 ， N1 ，
nP_LOAD ， XTAL_SEL
输入低电平电流
S_LOAD ， S-DATA ，
S_CLOCK
输出高电压;注1
输出低电压;注1
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-150
-5
2.6
0.5
测试条件
最小典型
2
-0.3
最大
V
CC
+ 0.3
0.8
5
150
单位
V
V
A
A
A
A
V
V
I
IL
V
OH
V
OL
注1 ：输出端接50
到V
CCO
/2.
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
0.95
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
84330CV-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
F
EATURES
完全集成的PLL ，无需外部环路滤波器的要求
1差分LVPECL 3.3V输出
晶体振荡器接口范围： 10MHz至25MHz的
输出频率范围： 25MHz的到700MHz的
VCO范围：为200MHz的700MHz的
并行或串行接口，用于编程的M和N分频器
在电
RMS周期抖动：待定
周期到周期抖动： 15ps （典型值）
3.3V电源电压
0 ° C至70 ° C的环境工作温度
G
ENERAL
D
ESCRIPTION
该ICS84330-01是一个通用的，单输出
把高频率合成器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。 VCO的工作在
频率范围为200MHz到700MHz的的。该VCO
和输出频率，可以通过串行编程或
并行接口的配置逻辑。输出可以是
配置为通过1 ，2，4和8输出来划分VCO频率
把频率步长从250kHz至2MHz的可实现
使用根据输出分频器设置一个16MHz的晶振。
ICS
引脚与SY89430V兼容
B
LOCK
D
IAGRAM
XTAL1
OSC
XTAL2
P
IN
A
SSIGNMENT
M0
M1
M2
M3
M4
M5
M6
M7
M8
N0
N1
V
EE
TEST
V
CC
FOUT
NFOUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
nP_LOAD
V
CC
XTAL2
XTAL1
nc
nc
V
CCA
S_LOAD
S-DATA
S_CLOCK
V
CCO
FOUT
NFOUT
V
EE
÷
16
PLL
相位检测器
1
÷
÷
÷
÷
1
2
4
8
VCO
÷
M
÷
2
0
ICS84330-01
28引脚SOIC
7.5毫米X 18.05毫米X 2.25毫米体封装
男包
顶视图
S_LOAD
S-DATA
S_CLOCK
nP_LOAD
M0:M8
N0:N1
CON组fi guration
接口
逻辑
TEST
FOUT
V
CCO
25 24 23 22 21 20 19
S_CLOCK
S-DATA
S_LOAD
V
CCA
nc
nc
XTAL1
26
27
28
1
18
17
N1
N0
M8
M7
M6
M5
M4
ICS84330-01
28引脚PLCC
15
V封装
2
14
11.6毫米X 11.4毫米X 4.1毫米
3
13
顶视图
4
5
XTAL2
NFOUT
TEST
V
CC
V
EE
V
EE
16
12
6
V
CC
7
nP_LOAD
8
M0
9 10 11
M1
M2
M3
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84330CV-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
N0通过N1被直接传递到M分频器和N个输出
分频器。在nP_LOAD输入的低电平到高电平跳变，
该数据被锁存， M个分保持加载，直到
上nP_LOAD或直至串行事件发生下一个低的跳变。
测试输出模式为000（移位寄存器输出）时operat-
荷兰国际集团的并行输入模式。压控振荡器之间的关系
频率，晶体频率和M个分频器被定义为
如下： FVCO =值为fXTAL X 2M
16
M值和M0通过M8所需要的值
表3B所示，可编程VCO频率功能
表。有效的M值的量， PLL将实现锁是
定义为100
≤
M
≤
350.频出被定义为
如下： FOUT = FVCO =值为fXTAL X 2M
N
N
16
发生串行操作时nP_LOAD为高和S_LOAD
为LOW 。该移位寄存器是通过采样S-DATA装
比特与S_CLOCK的上升沿。所述移位寄存器的内容
寄存器被加载到M个除法时S_LOAD转换
从低到高。在M鸿沟和N分频的输出值
被锁在S_LOAD的高到低的跳变。如果
S_LOAD被拉高，在S-DATA输入数据通过二
接连到上S_CLOCK的每个上升沿对M分频器。该
串行模式可以被用来编程M和N位测试
位T2 ： T0 。内部寄存器T2 ： T0确定的状态
测试输出如下所示：
FOUT
FOUT
FOUT
FOUT
FOUT
FOUT
FOUT
S_CLOCK ÷ N分频器
FOUT
F
UNCTIONAL
D
ESCRIPTION
注：下面的功能描述描述OP-
关合作使用16MHz的晶振。有效的PLL环路分频值
不同的晶体或输入频率在在 - 定义
把频率特性，表6 ，注1 。
该ICS84330-01具有完全集成的PLL和there-
前无需外部元件设置循环频带 -
宽度。石英晶体被用作输入到芯片上的
振荡器。该振荡器的输出是由16之前的分
相位检测器。一个16MHz晶振这提供了一个1MHz的
参考频率。 PLL的压控振荡器工作在一
范围为200MHz到700MHz的的。 M个除法器的输出是
也施加到相位检测器。
相位检测器和M个分频器力VCO的输出频率
昆西是2M倍基准频率除以16
通过调整VCO控制电压。请注意，对于某些值
的M（过高或过低）时，PLL将不实现锁定。
VCO的输出由除法器被发送之前缩放
每个LVPECL输出缓冲器。分频器提供
50 ％的输出占空比。
的ICS84330-01支持两个可编程功能
输入模式进行编程并购分频器和N分频器的输出。该
两个输入操作模式是并行和串行。
图1
示出了每种模式的时序图。在并行模式下的
nP_LOAD输入为低电平。通过M8的输入M0的数据和
T2
T1
T0
测试输出
0
0
0
移位寄存器OUT
0
0
1
高
0
1
0
PLL参考的Xtal ÷ 16
0
1
1
（VCO ÷ M） / 2 （非50％占空比M分频器）
1
0
0
FOUT
LVCMOS输出频率为200MHz <
1
0
1
低
1
1
0
（ S_CLOCK ÷ M） / 2 （非50 ％占空比M分频器）
1
1
1
FOUT - 4
S
ERIAL
L
OADING
S_CLOCK
S-DATA
t
T2
S
T1
H
T0
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
t
S_LOAD
nP_LOAD
t
S
P
ARALLEL
L
OADING
M0 ： M8 ， N0 ： N1
M，N
nP_LOAD
t
S
t
H
时间
F
IGURE
1. P
ARALLEL
＆放大器; S
ERIAL
L
OAD
O
PERATIONS
84330CV-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
描述
核心供电引脚。
模拟电源引脚的PLL 。
负电源引脚。
输出电源引脚。
不要连接。
T
ABLE
1. P
IN
D
ESCRIPTIONS
名字
V
CC
V
CCA
V
EE
V
CCO
nc
XTAL1 ， XTAL2
nP_LOAD
S_CLOCK
S-DATA
S_LOAD
M0, M1, M2
M3, M4, M5
M6, M7, M8
N0, N1
TEST
nFOUT ， FOUT
动力
动力
动力
动力
未使用
输入
输入
输入
输入
输入
输入
输入
产量
产量
TYPE
晶体振荡器接口。 XTAL1为输入。 XTAL2为输出。
并行加载输入。确定当数据出现在M8 ： M0装入
存在于N 1 M分频器，并且当数据： N0设置N个输出分频值。
上拉
LVCMOS / LVTTL接口电平。
时钟的串行数据存在于S-DATA输入到上的移位寄存器
下拉
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
下拉
LVCMOS / LVTTL接口电平。
数据控件从移位寄存器转换为M分频器。
下拉
LVCMOS / LVTTL接口电平。
上拉
上拉
M分频器输入。数据锁存nP_LOAD投入低到高的转变。
LVCMOS / LVTTL接口电平。
确定N个输出分频器值如表3C功能表定义。
LVCMOS / LVTTL接口电平。
它用于在操作的串行模式的测试输出。
LVCMOS / LVTTL接口电平。
差分输出的合成器。 3.3V LVPECL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最小典型
4
51
51
最大
单位
pF
K
K
84330CV-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3A 。 P
ARALLEL
nP_LOAD
X
L
↑
H
H
H
H
M
X
数据
数据
X
X
X
X
和
S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
S_LOAD
X
X
X
L
↑
↓
L
S_CLOCK
X
X
X
↑
L
L
X
↑
S-DATA
X
X
X
数据
数据
数据
X
数据
条件
复位。 M和N位全部置高。
直接传递到M分频器的M和N的输入数据和
N个输出分频器。测试模式000 。
数据被锁存到输入寄存器和保持加载
到明年LOW过渡，或者直到一个串口事件发生。
串行输入模式。移位寄存器装入数据
S-DATA上S_CLOCK的每个上升沿。
移位寄存器的内容被传递到M分频器
和N输出分频器。
M鸿沟和N分频的输出值被锁存。
并行或串行输入不影响移位寄存器。
S-DATA直接传递到M分频器，它的时钟频率。
N
X
数据
数据
X
X
X
X
H
X
X
H
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
T
ABLE
3B 。 P
ROGRAMMABLE
VCO F
Characteristic低频
F
油膏
T
ABLE
VCO频率
（兆赫）
200
202
204
206
696
698
700
M鸿沟
100
101
102
103
348
349
350
256
M8
0
0
0
0
1
1
1
128
M7
0
0
0
0
0
0
0
64
M6
1
1
1
1
1
1
1
32
M5
1
1
1
1
0
0
0
16
M4
0
0
0
0
1
1
1
8
M3
0
0
0
0
1
1
1
4
M2
1
1
1
1
1
1
1
2
M1
0
0
1
1
0
0
1
1
M0
0
1
0
1
0
1
0
注1 ：这M个分频值，并由此产生相应频率至16MHz的晶振频率。
T
ABLE
3C 。 P
ROGRAMMABLE
O
安输出
D
IVIDER
F
油膏
T
ABLE
输入
N1
0
0
1
1
N0
0
1
0
1
N分频器值
2
4
8
1
输出频率（ MHz）的
最低
100
50
25
200
最大
350
175
87.5
700
84330CV-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2004年3月22日
初步
集成
电路
系统公司
ICS84330-01
700MH
Z
, L
OW
J
伊特尔
, C
RYSTAL
-
TO
-3.3V
D
。微分
LVPECL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
37.8 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 DC P
OWER
S
UPPLY
C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
115
15
最大
3.465
3.465
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
M0 ： M8 ， N0 ， N1 ，
nP_LOAD ， XTAL_SEL
输入高电流
S_LOAD ， S-DATA ，
S_CLOCK
M0 ： M8 ， N0 ， N1 ，
nP_LOAD ， XTAL_SEL
输入低电平电流
S_LOAD ， S-DATA ，
S_CLOCK
输出高电压;注1
输出低电压;注1
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-150
-5
2.6
0.5
测试条件
最小典型
2
-0.3
最大
V
CC
+ 0.3
0.8
5
150
单位
V
V
A
A
A
A
V
V
I
IL
V
OH
V
OL
注1 ：输出端接50
到V
CCO
/2.
T
ABLE
4C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
V
OH
V
OL
V
摇摆
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CC
- 1.4
V
CC
- 2.0
0.6
典型
最大
V
CC
- 0.9
V
CC
- 1.7
0.95
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
84330CV-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2004年3月22日
QQ：2880707522 复制
