初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
F
EATURES
6 LVPECL输出
晶体振荡器接口
输出频率： 75MHz的或150MHz的
晶振输入频率： 25MHz的
周期到周期抖动： 20ps的（典型值）
RMS相位抖动为150MHz ，使用25MHz晶体
（ 899.8KHz至20MHz ） ：待定
相位噪声：
OFFSET
100Hz的...............
1KHz的...............
为10KHz ...............
100KHz的...............
噪声功率
待定
待定
待定
待定
G
ENERAL
D
ESCRIPTION
该ICS84326是Crystal至3.3V LVPECL时钟
合成器/扇出缓冲器设计的串行
HiPerClockS
连接SCSI应用程序，并且是一个构件
在HiperClockS家庭高性能时钟
从IC解决方案。使用25MHz的晶振，
6 LVPECL输出可针对在75MHz或150MHz的设置
使用频率选择引脚。低抖动/低相位噪声
特性使其成为理想的时钟源，在使用串口
连接SCSI应用程序或其他应用程序的哪些
需要在75MHz或150MHz的参考时钟。
,&6
F
油膏
T
ABLE
输入
MR
1
0
0
F_SEL
X
0
1
输出频率
F_OUT
低
75MHz
150MHz
全3.3V或3.3V核心， 2.5V供电模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
CCO
F_SEL
nc
MR
XTAL1
XTAL2
nc
V
CCA
V
CC
PLL_SEL
V
EE
V
CCO
XTAL1
OSC
XTAL2
0
1
6
产量
分频器
PLL
/
6
/
Q0:Q5
nQ0 ： nQ5
反馈
分频器
ICS84326
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
MR
PLL_SEL
F_SEL
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84326AM
www.icst.com/products/hiperclocks.html
1
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
TYPE
产量
产量
产量
产量
产量
产量
动力
动力
描述
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
输出电源引脚。
核心供电引脚。
负电源引脚。
PLL和晶体输入之间选择作为输入的
分频器。当HIGH ，选择PLL 。当低，选择XTAL1 ， XTAL2 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
无连接。
晶体振荡器接口。 XTAL1为输入。 XTAL2为输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成的真实输出QX变低，并且INVER泰德
下拉
输出nQx变高。当逻辑低电平时，内部隔板和
的输出被使能。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 24
16
14
15
17
18, 22
1 9 , 20
21
23
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
Q5 ， nQ5
V
CCO
V
CC
V
EE
PLL_SEL
V
CCA
nc
XTAL2 ， XTAL1
MR
F_SEL
输入
动力
未使用
输入
输入
输入
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
84326AM
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5 V
-0.5V到V
CCO
+ 0.5V
50℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
140
20
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL
PLL_SEL ， MR，
F_SEL
MR
PLL_SEL ， F_SEL
MR
PLL_SEL ， F_SEL
测试条件
最低
2
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
84326AM
www.icst.com/products/hiperclocks.html
3
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
140
20
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
T
ABLE
3D 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
T
ABLE
3E 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL
PLL_SEL ， MR，
F_SEL
MR
PLL_SEL ， F_SEL
MR
PLL_SEL ， F_SEL
测试条件
最低
2
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3F 。 LVPECL DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
测试条件
最低
典型
基本
25
70
7
兆赫
pF
最大
单位
84326AM
www.icst.com/products/hiperclocks.html
4
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
75
20
待定
50
20 ％至80％
200
50
1
700
典型
最大
150
单位
兆赫
ps
ps
ps
ps
%
ms
T
ABLE
5A 。 AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
周期抖动， RMS
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
t
JIT （ CC ）
t
JIT （ PER ）
t
SK （ O）
t
R
/ t
F
ODC
t
LOCK
PLL锁定时间
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
周期抖动， RMS
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
20 ％至80％
200
50
1
测试条件
最低
75
20
待定
35
700
典型
最大
150
单位
兆赫
ps
ps
ps
ps
%
ms
t
JIT （ CC ）
t
JIT （ PER ）
t
SK （ O）
t
R
/ t
F
ODC
t
LOCK
PLL锁定时间
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
84326AM
www.icst.com/products/hiperclocks.html
5
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
F
EATURES
6 LVPECL输出
晶体振荡器接口
输出频率： 75MHz的或150MHz的
晶振输入频率： 25MHz的
周期到周期抖动： 20ps的（典型值）
RMS相位抖动为150MHz ，使用25MHz晶体
（ 899.8KHz至20MHz ） ：待定
相位噪声：
OFFSET
100Hz的...............
1KHz的...............
为10KHz ...............
100KHz的...............
噪声功率
待定
待定
待定
待定
G
ENERAL
D
ESCRIPTION
该ICS84326是Crystal至3.3V LVPECL时钟
合成器/扇出缓冲器设计的串行
HiPerClockS
连接SCSI应用程序，并且是一个构件
在HiperClockS家庭高性能时钟
从IC解决方案。使用25MHz的晶振，
6 LVPECL输出可针对在75MHz或150MHz的设置
使用频率选择引脚。低抖动/低相位噪声
特性使其成为理想的时钟源，在使用串口
连接SCSI应用程序或其他应用程序的哪些
需要在75MHz或150MHz的参考时钟。
,&6
F
油膏
T
ABLE
输入
MR
1
0
0
F_SEL
X
0
1
输出频率
F_OUT
低
75MHz
150MHz
全3.3V或3.3V核心， 2.5V供电模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
B
LOCK
D
IAGRAM
P
IN
A
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
CCO
F_SEL
nc
MR
XTAL1
XTAL2
nc
V
CCA
V
CC
PLL_SEL
V
EE
V
CCO
XTAL1
OSC
XTAL2
0
1
6
产量
分频器
PLL
/
6
/
Q0:Q5
nQ0 ： nQ5
反馈
分频器
ICS84326
24引脚， 300mil的SOIC
7.5毫米X 15.33毫米X 2.3毫米体封装
男包
顶视图
MR
PLL_SEL
F_SEL
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
84326AM
www.icst.com/products/hiperclocks.html
1
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
TYPE
产量
产量
产量
产量
产量
产量
动力
动力
描述
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
差分输出对。 LVPECL接口电平。
输出电源引脚。
核心供电引脚。
负电源引脚。
PLL和晶体输入之间选择作为输入的
分频器。当HIGH ，选择PLL 。当低，选择XTAL1 ， XTAL2 。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
无连接。
晶体振荡器接口。 XTAL1为输入。 XTAL2为输出。
高电平有效复位硕士。当逻辑高电平时，内部分隔
复位造成的真实输出QX变低，并且INVER泰德
下拉
输出nQx变高。当逻辑低电平时，内部隔板和
的输出被使能。 LVCMOS / LVTTL接口电平。
上拉
输出频率选择引脚。 LVCMOS / LVTTL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 4
5, 6
7, 8
9, 10
11, 12
13, 24
16
14
15
17
18, 22
1 9 , 20
21
23
名字
Q0 ， nQ0
Q1 ， NQ1
Q2 ， NQ2
Q3 ， nQ3
Q4 ， nQ4
Q5 ， nQ5
V
CCO
V
CC
V
EE
PLL_SEL
V
CCA
nc
XTAL2 ， XTAL1
MR
F_SEL
输入
动力
未使用
输入
输入
输入
上拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
K
K
84326AM
www.icst.com/products/hiperclocks.html
2
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5 V
-0.5V到V
CCO
+ 0.5V
50℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
140
20
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
T
ABLE
3B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL
PLL_SEL ， MR，
F_SEL
MR
PLL_SEL ， F_SEL
MR
PLL_SEL ， F_SEL
测试条件
最低
2
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3C 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
84326AM
www.icst.com/products/hiperclocks.html
3
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
140
20
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
T
ABLE
3D 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CCA
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
T
ABLE
3E 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
PLL_SEL ， MR，
F_SEL
PLL_SEL ， MR，
F_SEL
MR
PLL_SEL ， F_SEL
MR
PLL_SEL ， F_SEL
测试条件
最低
2
-0.3
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
典型
最大
V
CC
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
3F 。 LVPECL DC
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
1.0
单位
V
V
V
注1 ：输出端接50
到V
CCO
- 2V.
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
注：使用一个18pF之并联谐振晶体特征。
测试条件
最低
典型
基本
25
70
7
兆赫
pF
最大
单位
84326AM
www.icst.com/products/hiperclocks.html
4
REV 。一个2003年3月10日
初步
集成
电路
系统公司
ICS84326
C
RYSTAL
-
TO
-3.3V LVPECL
S
ERIAL
A
TTACHED
SCSI
LOCK
S
YNTHESIZER
/F
ANOUT
B
UFFER
测试条件
最低
75
20
待定
50
20 ％至80％
200
50
1
700
典型
最大
150
单位
兆赫
ps
ps
ps
ps
%
ms
T
ABLE
5A 。 AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
周期抖动， RMS
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
t
JIT （ CC ）
t
JIT （ PER ）
t
SK （ O）
t
R
/ t
F
ODC
t
LOCK
PLL锁定时间
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
T
ABLE
5B 。 AC - C
极特
,
V
CC
= V
CCA
= 3.3V±5%, V
CCO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
F
OUT
输出频率
周期到周期抖动;注2：
周期抖动， RMS
输出偏斜;注： 1 ， 2
输出上升/下降时间
输出占空比
20 ％至80％
200
50
1
测试条件
最低
75
20
待定
35
700
典型
最大
150
单位
兆赫
ps
ps
ps
ps
%
ms
t
JIT （ CC ）
t
JIT （ PER ）
t
SK （ O）
t
R
/ t
F
ODC
t
LOCK
PLL锁定时间
参见参数测量信息部分。
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注2 ：此参数定义符合JEDEC标准65 。
84326AM
www.icst.com/products/hiperclocks.html
5
REV 。一个2003年3月10日
QQ：2880707522 复制
