初步
集成
电路
系统公司
ICS843101I-312
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVPECL
312.5MH
Z
F
Characteristic低频
M
ARGINING
S
YNTHESIZER
F
EATURES
一个312.5MHz名义LVPECL输出
可选晶体振荡器接口，专门用于为25MHz ，
18pF之并联谐振晶体或LVCMOS / LVTTL
单端输入
输出频率可在2 ％的步长±从变化
公称
VCO范围：为560MHz - 690MHz
RMS相位抖动@ 312.5MHz ，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.52ps （典型值）
输出供电方式
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
提供标准和无铅符合RoHS投诉
套餐
G
ENERAL
D
ESCRIPTION
该ICS843101I - 312是一种低相位噪声
IC
S
频率容限合成与频
HiPerClockS
昆西裕量的能力，并且是一个构件
在HiPerClockS 系列高性能的
时钟解决方案，从ICS 。在默认模式中，
该设备名义上产生312.5MHz LVPECL输出
从25MHz晶振输入时钟信号。还有一个
频率容限模式下可用，其中该设备可以
进行编程，使用串行接口，以改变
输出频率向上或向下的名义在2 ％的步长。
该ICS843101I - 312采用16引脚TSSOP封装提供。
B
LOCK
D
IAGRAM
OE
CLK
上拉
下拉
P
IN
A
SSIGNMENT
V
EE
S_LOAD
S-DATA
Q S_CLOCK
SEL
nQ
OE
V
CCA
V
CC
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
模式
V
CCO
Q
nQ
V
EE
CLK
XTAL_OUT
XTAL_IN
1
25MHz
÷P
OSC
0
XTAL_IN
XTAL_OUT
SEL
相
探测器
VCO
560 - 690MHz
÷N
下拉
÷M
ICS843101I-312
16引脚TSSOP
4.4毫米X 5.0毫米X 0.92毫米
包体
G封装
顶视图
S_CLOCK
S-DATA
S_LOAD
模式
下拉
下拉
下拉
下拉
串行控制
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
843101AGI-312
www.icst.com/products/hiperclocks.html
1
REV 。一2005年11月1日
初步
集成
电路
系统公司
ICS843101I-312
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVPECL
312.5MH
Z
F
Characteristic低频
M
ARGINING
S
YNTHESIZER
的M的某些值（过高或过低）时，PLL将
未实现锁定。 VCO的输出是由一个标
被发送到LVPECL的输出之前，输出分频
缓冲区。除法器提供了一个50 ％的输出占空比。该
晶体的输入频率， M之间的关系
分频器，压控振荡器的频率和输出频率
在表1中提供。当从频变回
昆西余量模式，以标称模式下，设备会
回到默认的标称配置，将提供
312.5 MHz的输出频率。
发生串行操作时S_LOAD高。串行
数据既可以在默认模式或频被加载
昆西余量模式。在6位的移位寄存器装入
通过与上升沿取样S-DATA的位
S_CLOCK 。后，在6比特M分频器值的转移，
S_LOAD从高电平转变为低电平，它锁存
移位寄存器的内容为M分频器控制
注册。当S_LOAD为低时，任何过渡
S_CLOCK或S-DATA被忽略。
F
UNCTIONAL
D
ESCRIPTION
该ICS843101I - 312拥有一个完全集成的PLL和
因此无需外部组件的设置
环路带宽。 25MHz的基频晶体作为
输入到芯片上振荡器。该osc-的输出
illator被送入预分频器。在频率容限
模式下， 25MHz的晶振频率除以2和
一个12.5MHz的参考频率被施加到相
探测器。 PLL的VCO工作的范围内
为560MHz到690MHz 。 M个除法器的输出也是
施加到相位检测器。
缺省模式为ICS843101I -312是312.5MHz
输出频率采用25MHz晶振。在输出频率
昆西可以通过将设备插入到被改变
使用MODE引脚余量模式，并使用串行
接口来编程并购反馈分频器。频率
余量模式操作发生MODE输入时
为HIGH 。相位检测器和M个分频器力的
VCO的输出频率为M倍基准频
昆西通过调整VCO控制电压。请注意，对于
T
ABLE
1. F
Characteristic低频
M
ARGIN
F
油膏
T
ABLE
XTAL
（兆赫）
25
25
25
25
25
25
25
25
25
25
25
预分频器
(P)
2
2
2
2
2
2
2
2
2
2
2
参考
频率（MHz）
12.5
12.5
12.5
12.5
12.5
12.5
12.5
12.5
12.5
12.5
12.5
反馈
除法器（M）的
45
46
47
48
49
50
51
52
53
54
55
M-数据
（ BINARY ）
101101
101110
101111
110000
110001
110010
110011
110100
110101
110110
110111
VCO
（兆赫）
562.5
575
587.5
600
612.5
625
637.5
650
662.5
675
687.5
产量
分频器（ N）
2
2
2
2
2
2
2
2
2
2
2
产量
频率
（兆赫）
281.25
287.5
293.75
300
306.25
312.5
318.75
325
331.25
337.5
343.75
变化％
-10.0
-8.0
-6.0
-4.0
-2.0
标准模式
2.0
4. 0
6.0
8.0
10.0
S
ERIAL
L
OADING
S_CLOCK
S-DATA
M5 M4
t
S
M3
M2
M1
M0
t
S
t
H
S_LOAD
时间
F
IGURE
1. S
ERIAL
L
OAD
O
PERATIONS
843101AGI-312
www.icst.com/products/hiperclocks.html
2
REV 。一2005年11月1日
初步
集成
电路
系统公司
ICS843101I-312
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVPECL
312.5MH
Z
F
Characteristic低频
M
ARGINING
S
YNTHESIZER
Τψπ ε
Δ ε σχριπ τιο ½
负电源引脚。
下拉控制串行输入的操作。 LVCMOS / LVTTL接口电平。
移位寄存器的串行输入。采样S_CLOCK的上升沿数据。
下拉
LVCMOS / LVTTL接口电平。
时钟在串行数据存在于S-DATA输入到在该移位寄存器
下拉
上升S_CLOCK的边缘。 LVCMOS / LVTTL接口电平。
选择引脚。当HIGH ，选择CLK输入。
下拉
当低，选择XTAL输入。 LVCMOS / LVTTL接口电平。
输出使能引脚。控制允许和禁止的Q / NQ输出。
上拉
LVCMOS / LVTTL接口电平
模拟电源引脚。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出， XTAL_IN是
输入。
下拉LVCMOS / LVTTL时钟输入。
差分输出对。 LVPECL接口电平。
T
ABLE
2. P
IN
D
ESCRIPTIONS
Νυ μ β ε ρ
1, 12
2
3
4
5
6
7
8
9, 10
11
1 3, 14
15
Ναμ ε
V
EE
S_LOAD
S-DATA
S_CLOCK
SEL
OE
V
CCA
V
CC
XTAL_IN ，
XTAL_OUT
CL
NQ ，Q
V
CCO
输入
输入
输入
输入
输入
动力
动力
输入
输入
OUPUT
动力
动力
输出电源引脚。
MODE引脚。 LOW =默认模式。 HIGH =频率余量模式。
16
模式
输入
下拉
LVCMOS / LVTTL接口电平。
注意：
上拉和下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
3. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
参数
输入电容
输入下拉电阻
输入下拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
843101AGI-312
www.icst.com/products/hiperclocks.html
3
REV 。一2005年11月1日
初步
集成
电路
系统公司
ICS843101I-312
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVPECL
312.5MH
Z
F
Characteristic低频
M
ARGINING
S
YNTHESIZER
T
ABLE
4A 。 OE
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
OE
0
1
输出
Q， NQ
成为HiZ
启用
T
ABLE
4B 。 SEL
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
SEL
0
1
选定的源
XTAL_IN ， XTAL_OUT
CLK
T
ABLE
4C 。 M
ODE
C
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
模式
0
1
条件
Q， NQ
默认模式
频率裕量调节模式
T
ABLE
4D 。 S
ERIAL
M
ODE
F
油膏
T
ABLE
输入
S_LOAD
L
H
S_CLOCK
X
↑
S-DATA
X
数据
串行输入将被忽略。
串行输入模式。
移位寄存器加载与S_CLOCK的每个上升沿上的S-DATA的数据。
移位寄存器的内容被锁存。
条件
L
X
↓
注：L =低
H = HIGH
X =不关心
↑
=上升沿转变
↓
=下降沿
843101AGI-312
www.icst.com/products/hiperclocks.html
4
REV 。一2005年11月1日
初步
集成
电路
系统公司
ICS843101I-312
F
EMTO
C
锁
C
RYSTAL
-
TO
-LVPECL
312.5MH
Z
F
Characteristic低频
M
ARGINING
S
YNTHESIZER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
89℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
5A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CC
I
CCA
I
CCO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
典型
3.3
3.3
3.3
92
78
7
4
最大
3.465
3.465
3.465
单位
V
V
V
mA
mA
mA
mA
T
ABLE
5B 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= 3.3V±5%,V
CCO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CC
I
CCA
I
CCO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
典型
3.3
3.3
2.5
90
78
7
4
最大
3.465
3.465
2.625
单位
V
V
V
mA
mA
mA
mA
T
ABLE
5C 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCA
= V
CCO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
CC
V
CCA
V
CCO
I
EE
I
CC
I
CCA
I
CCO
843101AGI-312
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
84
74
7
3
最大
2.625
2.625
2.625
单位
V
V
V
mA
mA
mA
mA
www.icst.com/products/hiperclocks.html
5
REV 。一2005年11月1日
QQ：2880707522 复制
