初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
可选的晶体振荡器接口
或LVCMOS单端输入
支持以下输入频率： 212.5MHz ，
159.375MHz ， 156.25MHz ， 106.25MHz和53.125MHz
RMS相位抖动@ 212.5MHz （ 2.55MHz - 20MHz的） ：
0.49ps （典型值）
输出供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS840004I是4输出LVCMOS / LVTTL
合成器优化生成的光纤通道
HiPerClockS
参考时钟的频率，并且是一个构件
在HiPerClocks
TM
家族的高性能
时钟解决方案，从ICS 。采用26.5625MHz ，
18pF之并联谐振晶体，以下频率可
基础上产生的2个频率选择引脚（ F_SEL1 ： 0 ） ：
212.5MHz ， 159.375MHz ， 156.25MHz ， 106.25MHz和
53.125MHz 。该ICS840004I使用ICS “ 3
rd
新一代低相位
噪声的VCO技术，能实现1ps的或低级的典型
随机均方根相位抖动，轻松满足光纤通道的抖动
要求。该ICS840004I打包在一个小的20针
TSSOP封装。
ICS
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
输入频率
（兆赫）
26.5625
26.5625
26.5625
26.5625
26.04166
输入
M分频器
F_SEL0
价值
0
24
1
0
1
1
24
24
24
24
N分频器
价值
3
4
6
12
4
M / N比
价值
8
6
4
2
6
输出频率
范围（MHz ）
212.5
159.375
106.25
53.125
156.25
F_SEL1
0
0
1
1
0
B
LOCK
D
IAGRAM
OE
上拉
F_SEL1 ： 0上拉：上拉
nPLL_SEL下拉
nXTAL_SEL
下拉
P
IN
A
SSIGNMENT
2
F_SEL0
nc
nXTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
F_SEL1
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
XTAL_IN 26.5625MHz
OSC
XTAL_OUT
TEST_CLK下拉
0
F_SEL1 ： 0
1
相
探测器
00
01
10
11
Q0
1
VCO
0
N
÷3
÷4
÷6
÷12
（默认）
Q1
ICS840004I
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
Q2
M = 24 ÷ （固定）
Q3
G封装
顶视图
MR
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
1
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
上拉
描述
频率选择引脚。 LVCMOS / LVTTL接口电平。
无连接。
晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ，选择TEST_CLK 。当低，选择XTAL
inpus 。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位使otuputs变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
晶体振荡器接口。 XTAL_OUT是输出。
XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
15
Ω
典型的输出阻抗。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 20
2, 9
3
4
5
6
名字
F_SEL0,
F_SEL1
nc
nXTAL_SEL
TEST_CLK
OE
MR
未使用
输入
输入
输入
输入
下拉
下拉
上拉
下拉
7
8
10
11,
12
13, 19
14, 15
17, 18
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
Q3, Q2,
Q1, Q0
V
DDO
输入
动力
动力
输入
动力
产量
动力
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DD
, V
DDA
, V
DDO
= 3.465V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DDA
= 3.465V, V
DDO
= 2.625V
V
DD
, V
DDA
, V
DDO
= 2.625V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
840004AGI
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年6月28日
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= 3.3V±5%, V
DDO
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
2.375
典型
3.3
3.3
3.3
2.5
90
8
5
最大
3.465
3.465
3.465
2.625
单位
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
80
8
5
最大
2.625
2.625
2.625
单位
V
V
V
mA
mA
mA
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
3
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3D 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V±5%
OR
2.5V±5%,
OR
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
输入
高压
输入
低电压
输入
HIGH CURRENT
OE ， F_SEL0 ， F_SEL1
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
OE ， F_SEL0 ， F_SEL1
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
测试条件
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
DDO
= 2.5V ± 5%
V
DDO
= 3.3V或2.5V ± 5％的
最小典型
2
1.7
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
5
150
单位
V
V
V
V
A
A
A
A
V
V
I
IH
I
IL
输入
低电流
-150
-5
2. 6
1.8
0. 5
V
OH
V
OL
输出高电压;注1
输出低电压;注1
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息，输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振CR石英晶体特点。
测试条件
最低
典型
26.5625
50
7
1
最大
单位
兆赫
Ω
pF
mW
基本
840004AGI
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年6月28日
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
典型
212.5
159.375
最大
单位
兆赫
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
f
OUT
输出频率
156.25
106.25
53.125
t
SK （ O）
输出偏斜;注： 1 ， 2
212.5MHz （ 2.55MHz - 20MHz的）
159.375MHz （ 1.875MHz - 为20MHz ）
待定
0.49
0.55
待定
0.79
待定
400
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
156.25MHz （ 1.875MHz - 为20MHz ）
106.25MHz （ 637kHz - 为5MHz ）
53.125MHz （ 637kHz - 为5MHz ）
t
R
/ t
F
输出上升/下降时间
20 ％至80％
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
测试条件
最低
典型
212.5
159.375
f
OUT
输出频率
156.25
106.25
53.125
最大
单位
兆赫
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
t
SK （ O）
输出偏斜;注： 1 ， 2
212.5MHz （ 2.55MHz - 20MHz的）
159.375MHz （ 1.875MHz - 为20MHz ）
待定
0.46
0.54
0.57
0.73
0.63
450
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
156.25MHz （ 1.875MHz - 为20MHz ）
106.25MHz （ 637kHz - 为5MHz ）
53.125MHz （ 637kHz - 为5MHz ）
t
R
/ t
F
输出上升/下降时间
20 ％至80％
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
5
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
F
EATURES
四LVCMOS / LVTTL输出， 15Ω的典型输出阻抗
可选的晶体振荡器接口
或LVCMOS单端输入
支持以下输入频率： 212.5MHz ，
159.375MHz ， 156.25MHz ， 106.25MHz和53.125MHz
RMS相位抖动@ 212.5MHz （ 2.55MHz - 20MHz的） ：
0.49ps （典型值）
输出供电方式：
核心/输出
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS840004I是4输出LVCMOS / LVTTL
合成器优化生成的光纤通道
HiPerClockS
参考时钟的频率，并且是一个构件
在HiPerClocks
TM
家族的高性能
时钟解决方案，从ICS 。采用26.5625MHz ，
18pF之并联谐振晶体，以下频率可
基础上产生的2个频率选择引脚（ F_SEL1 ： 0 ） ：
212.5MHz ， 159.375MHz ， 156.25MHz ， 106.25MHz和
53.125MHz 。该ICS840004I使用ICS “ 3
rd
新一代低相位
噪声的VCO技术，能实现1ps的或低级的典型
随机均方根相位抖动，轻松满足光纤通道的抖动
要求。该ICS840004I打包在一个小的20针
TSSOP封装。
ICS
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
输入频率
（兆赫）
26.5625
26.5625
26.5625
26.5625
26.04166
输入
M分频器
F_SEL0
价值
0
24
1
0
1
1
24
24
24
24
N分频器
价值
3
4
6
12
4
M / N比
价值
8
6
4
2
6
输出频率
范围（MHz ）
212.5
159.375
106.25
53.125
156.25
F_SEL1
0
0
1
1
0
B
LOCK
D
IAGRAM
OE
上拉
F_SEL1 ： 0上拉：上拉
nPLL_SEL下拉
nXTAL_SEL
下拉
P
IN
A
SSIGNMENT
2
F_SEL0
nc
nXTAL_SEL
TEST_CLK
OE
MR
nPLL_SEL
V
DDA
nc
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
F_SEL1
GND
Q0
Q1
V
DDO
Q2
Q3
GND
XTAL_IN
XTAL_OUT
XTAL_IN 26.5625MHz
OSC
XTAL_OUT
TEST_CLK下拉
0
F_SEL1 ： 0
1
相
探测器
00
01
10
11
Q0
1
VCO
0
N
÷3
÷4
÷6
÷12
（默认）
Q1
ICS840004I
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
Q2
M = 24 ÷ （固定）
Q3
G封装
顶视图
MR
下拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
1
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
TYPE
输入
上拉
描述
频率选择引脚。 LVCMOS / LVTTL接口电平。
无连接。
晶体或TEST_CLK投入作为PLL的参考与选择
源。当HIGH ，选择TEST_CLK 。当低，选择XTAL
inpus 。 LVCMOS / LVTTL接口电平。
单端LVCMOS / LVTTL时钟输入。
输出使能引脚。高电平时，输出有效。当低时，
输出处于高阻抗状态。 LVCMOS / LVTTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位使otuputs变为低电平。当逻辑低电平时，内部
分频器和输出被使能。 LVCMOS / LVTTL接口电平。
PLL旁路。当低电平时，输出从该VCO输出驱动。
高电平时， PLL被旁路，输出频率=
参考时钟频率/ N输出分频器。
LVCMOS / LVTTL接口电平。
模拟电源引脚。
核心供电引脚。
晶体振荡器接口。 XTAL_OUT是输出。
XTAL_IN是输入。
电源接地。
单端时钟输出。 LVCMOS / LVTTL接口电平。
15
Ω
典型的输出阻抗。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 20
2, 9
3
4
5
6
名字
F_SEL0,
F_SEL1
nc
nXTAL_SEL
TEST_CLK
OE
MR
未使用
输入
输入
输入
输入
下拉
下拉
上拉
下拉
7
8
10
11,
12
13, 19
14, 15
17, 18
16
nPLL_SEL
V
DDA
V
DD
XTAL_OUT ，
XTAL_IN
GND
Q3, Q2,
Q1, Q0
V
DDO
输入
动力
动力
输入
动力
产量
动力
下拉
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
V
DD
, V
DDA
, V
DDO
= 3.465V
功率耗散电容
输入上拉电阻
输入下拉电阻
输出阻抗
V
DD
, V
DDA
= 3.465V, V
DDO
= 2.625V
V
DD
, V
DDA
, V
DDO
= 2.625V
测试条件
最低
典型
4
待定
待定
待定
51
51
15
最大
单位
pF
pF
pF
pF
kΩ
kΩ
Ω
840004AGI
www.icst.com/products/hiperclocks.html
2
REV 。一个2005年6月28日
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DD
+ 0.5V
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DDD
= V
DDA
= 3.3V±5%, V
DDO
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
3.135
2.375
典型
3.3
3.3
3.3
2.5
90
8
5
最大
3.465
3.465
3.465
2.625
单位
V
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDA
= V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
2.375
典型
2.5
2.5
2.5
80
8
5
最大
2.625
2.625
2.625
单位
V
V
V
mA
mA
mA
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
3
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
T
ABLE
3D 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V±5%
OR
2.5V±5%,
OR
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
V
IH
V
IL
输入
高压
输入
低电压
输入
HIGH CURRENT
OE ， F_SEL0 ， F_SEL1
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
OE ， F_SEL0 ， F_SEL1
nPLL_SEL ， MR，
nXTAL_SEL ， TEST_CLK
测试条件
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
V
DDO
= 3.3V ± 5%
V
DDO
= 2.5V ± 5%
V
DDO
= 3.3V或2.5V ± 5％的
最小典型
2
1.7
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
5
150
单位
V
V
V
V
A
A
A
A
V
V
I
IH
I
IL
输入
低电流
-150
-5
2. 6
1.8
0. 5
V
OH
V
OL
输出高电压;注1
输出低电压;注1
V
注1 ：输出端接50
Ω
到V
DDO
/ 2 。参见参数测量信息，输出负载测试电路。
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振CR石英晶体特点。
测试条件
最低
典型
26.5625
50
7
1
最大
单位
兆赫
Ω
pF
mW
基本
840004AGI
www.icst.com/products/hiperclocks.html
4
REV 。一个2005年6月28日
初步
集成
电路
系统公司
ICS840004I
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVCMOS / LVTTL F
Characteristic低频
S
YNTHESIZER
测试条件
最低
典型
212.5
159.375
最大
单位
兆赫
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
f
OUT
输出频率
156.25
106.25
53.125
t
SK （ O）
输出偏斜;注： 1 ， 2
212.5MHz （ 2.55MHz - 20MHz的）
159.375MHz （ 1.875MHz - 为20MHz ）
待定
0.49
0.55
待定
0.79
待定
400
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
156.25MHz （ 1.875MHz - 为20MHz ）
106.25MHz （ 637kHz - 为5MHz ）
53.125MHz （ 637kHz - 为5MHz ）
t
R
/ t
F
输出上升/下降时间
20 ％至80％
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号
参数
测试条件
最低
典型
212.5
159.375
f
OUT
输出频率
156.25
106.25
53.125
最大
单位
兆赫
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
t
SK （ O）
输出偏斜;注： 1 ， 2
212.5MHz （ 2.55MHz - 20MHz的）
159.375MHz （ 1.875MHz - 为20MHz ）
待定
0.46
0.54
0.57
0.73
0.63
450
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
156.25MHz （ 1.875MHz - 为20MHz ）
106.25MHz （ 637kHz - 为5MHz ）
53.125MHz （ 637kHz - 为5MHz ）
t
R
/ t
F
输出上升/下降时间
20 ％至80％
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
840004AGI
www.icst.com/products/hiperclocks.html
REV 。一个2005年6月28日
5
QQ：2881677436 复制
