集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
F
EATURES
24 LVCMOS输出， 7Ω典型的输出阻抗
2选择CLKX ， nCLKx输入
CLK0 ， nCLK0和CLK1 ， nCLK1对可以接受
下面的输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ，
HCSL
输出频率高达250MHz
任何转换单端输入信号与LVCMOS
在NCLK输入电阻偏置
同步时钟使能
输出偏斜： 200 PS （最大值）
部分到部分偏斜： 900ps （最大）
银行歪斜： 85ps （最大）
传播延迟：为5ns （最大值）
3.3V ， 2.5V或混合3.3V，2.5V工作电源模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8344-01是一种低电压，低偏移
扇出缓冲器和HiPerClockS的成员
HiPerClockS
家族高性能时钟解决方案
ICS 。该ICS8344-01有两个可选择的时钟
输入。在CLK0 ， nCLK0和CLK1 ， nCLK1对
可以接受最标准的差分输入级。该
ICS8344-01被设计成翻译任何差分信号
各级LVCMOS电平。低阻抗LVCMOS输出
看跌期权是专为驱动50Ω串联或并联终止
传输线。有效的扇出可提高到
48利用输出来驱动两个串联的能力
终止线。冗余时钟应用程序可以利用
的双时钟输入。双时钟输入也方便
板级测试。时钟使能内部同步的
认列，以消除欠幅脉冲，在异步输出
时钟异步的断言/取消触发使能引脚。该
输出驱动为低电平时禁用。该ICS8344-01是
其特征在于在全3.3V ， 2.5V全混合3.3V的输入和
2.5V输出工作电源模式。
,&6
保证输出部分，以部分偏移特性
使ICS8344-01适合那些时钟分配
苛刻的良好定义的性能和应用
重复性。
B
LOCK
D
IAGRAM
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
P
IN
A
SSIGNMENT
Q8
Q9
V
DDO
GND
Q10
Q11
Q12
Q13
V
DDO
GND
Q14
Q15
1
0
Q0 - Q7
Q16
Q17
V
DDO
GND
Q18
Q19
Q20
Q21
V
DDO
GND
Q22
Q23
Q8 - Q15
Q16 - Q23
LE
Q
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
ICS8344-01
Q7
Q6
V
DDO
GND
Q5
Q4
Q3
Q2
V
DDO
GND
Q1
Q0
CLK_EN
nD
nc
OE
CLK_EN
CLK0
nCLK0
V
DD
GND
CLK1
nCLK1
V
DD
GND
CLK_SEL
OE
48引脚LQFP
采用7mm x 7mm X 1.4毫米
Y封装
顶视图
8344AY-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2001年8月6日
集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
TYPE
产量
动力
动力
输入
动力
输入
输入
输入
输入
输入
输入
描述
Q16 Q23直通输出。 7
典型的输出阻抗。
输出电源引脚。连接3.3V或2.5V 。
电源接地。连接到地面。
时钟选择输入。当HIGH ，选择CLK1 ， NCLK输入，
下拉低电平时，选择CLK0 ， nCLK0投入。
LVCMOS / LVTTL接口levelss 。
正电源引脚。连接3.3V或2.5V 。
上拉
上拉
INVER婷差动LVPECL时钟输入。
INVER婷差动LVPECL时钟输入。
下拉非INVER婷差动LVPECL时钟输入。
下拉非INVER婷差动LVPECL时钟输入。
同步控制启用和禁用时钟输出。
上拉
LVCMOS接口电平。
输出使能。控制启用和禁用输出
上拉
Q0通Q23 。
无连接。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2, 5, 6
7, 8, 11, 12
3, 9, 28,
34, 39, 45
4, 10, 14,18,
27, 33, 40, 46
13
15, 19
16
17
20
21
22
23
名字
Q16, Q17, Q18, Q19
Q20, Q21, Q22, Q23
V
DDO
GND
CLK_SEL
V
DD
nCLK1
CLK1
nCLK0
CLK0
CLK_EN
OE
24
nc
未使用
25, 26, 29, 30
Q0, Q1, Q2, Q3
产量
Q0通Q7输出。 7
典型的输出阻抗。
31, 32, 35, 36
Q4, Q5, Q6, Q7
37, 38, 41, 42
Q8, Q9, Q10, Q11
产量
Q8通Q15输出。 7
典型的输出阻抗。
43, 44, 47, 48 Q12, Q13, Q14, Q15
注意：
上拉
和
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
参数
输入电容
CLK0 ， nCLK0 ，
CLK1 ， nCLK1
CLK- SEL ，
CLK_EN ， OE
测试条件
最低
典型
最大
4
4
单位
pF
pF
pF
C
PD
R
上拉
R
下拉
R
OUT
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
51
51
7
pF
pF
K
K
8344AY-01
www.icst.com/products/hiperclocks.html
2
REV 。 B 2001年8月6日
集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
2银行
3银行
产量
Q8-Q15
高阻
启用
输入
OE
0
1
产量
Q16-Q23
高阻
启用
T
ABLE
3A 。
UPUT
E
NABLE
F
油膏
T
ABLE
银行1
输入
OE
0
1
产量
Q0-Q7
高阻
启用
输入
OE
0
1
T
ABLE
3B 。
LOCK
S
ELECT
F
油膏
T
ABLE
控制输入
CLK_SEL
0
1
CLK0 ， nCLK0
选
非选定
时钟
CLK1 ， nCLK1
非选定
选
T
ABLE
3C. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
OE
1
1
1
1
1
CLK0 ， CLK1
0
1
0
1
偏见;注1
nCLK0 ， nCLK1
1
0
偏见;注1
偏见;注1
0
输出
Q0通Q23
低
高
低
高
高
输入到输出模式
差分至单端
差分至单端
单端至差分
单端至差分
单端至差分
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
1
偏见;注1
1
低
单端至差分
INVER婷
注1 ：请参见应用信息部分第11页，图8 ，其中讨论接线差
输入接受单端水平。
8344AY-01
www.icst.com/products/hiperclocks.html
3
REV 。 B 2001年8月6日
集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5V
-0.5V到V
DDO
+ 0.5V
47.9 ℃/ W（ 0lfpm ）
-65 ℃150 ℃的
电源电压，V
DDX
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级
只强调规范。产品在这些条件或超出所列任何条件的功能操作
该
DC特性
or
AC特性
是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响产品的可靠性。
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
参数
正电源电压
输出电源电压
静态电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
95
单位
V
V
mA
T
ABLE
4B 。 LVCMOS DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
输出高电压
输出低电压
CLK_SEL ， CLK_EN ，
OE
CLK_SEL ， CLK_EN ，
OE
CLK_EN ， OE
CLK_SEL
CLK_EN ， OE
CLK_SEL
测试条件
最低
2
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465, V
IN
= 0V
V
DD
= 3.465, V
IN
= 0V
V
DD
= V
DDO
= 3.135V
I
OH
= -36mA
V
DD
= V
DDO
= 3.135V
I
OL
= 36毫安
-150
-5
2.7
0.5
典型
最大
3.8
0.8
5
150
单位
V
V
A
A
A
A
V
V
T
ABLE
4C 。
。微分
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
I
IH
输入高电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
I
IL
V
PP
V
CMR
输入低电平电流
CLK0 ， CLK1
峰峰值输入电压
共模输入电压：注1 ， 2
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-150
-5
0.3
0.9
1.3
2
最低
典型
最大
5
150
单位
A
A
A
A
V
V
注1 ：对于单端应用，最大输入电压为CLK0 ， nCLK0和CLK1 ， nCLK1为V
DD
+ 0.3V.
注2 ：共模电压定义为V
IH
.
8344AY-01
www.icst.com/products/hiperclocks.html
4
REV 。 B 2001年8月6日
集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
测试条件
最低
3.135
2.375
典型
3.3
2.5
最大
3.465
2.625
95
单位
V
V
mA
T
ABLE
4D 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDO
I
DD
参数
正电源电压
输出电源电压
静态电源电流
T
ABLE
4E 。 LVCMOS DC
极特
,
VDDI = V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
V
OH
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
CLK_SEL ， CLK_EN ，
OE
CLK_SEL ， CLK_EN ，
OE
CLK_EN ， OE
CLK_SEL
CLK_EN ， OE
CLK_SEL
测试条件
最低
2
-0.3
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465, V
IN
= 0V
V
DD
= 3.465, V
IN
= 0V
V
DD
= 3.135V
V
DDO
= 2.375V
I
OH
= -27mA
V
DD
= 3.135V
V
DDO
= 2.375V
I
OL
= 27毫安
-150
-5
1.9
典型
最大
3.8
0.8
5
150
单位
V
V
A
A
A
A
V
输出高电压
V
OL
输出低电压
0.4
V
T
ABLE
4F 。
。微分
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号参数
I
IH
输入高电流
nCLK0 ， nCLK1
CLK0 ， CLK1
nCLK0 ， nCLK1
I
IL
V
PP
V
CMR
输入低电平电流
CLK0 ， CLK1
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
测试条件
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V,
V
IN
= 0V
V
DD
= 3.465V,
V
IN
= 0V
-150
-5
0.3
0.9
1.3
2
最低
典型
最大
5
150
单位
A
A
A
A
V
V
注1 ：对于单端应用，最大输入电压为CLK0 ， nCLK0和CLK1 ， nCLK1为V
DD +
0.3V.
注2 ：共模电压定义为V
IH
.
8344AY-01
www.icst.com/products/hiperclocks.html
5
REV 。 B 2001年8月6日
QQ：2881677436 复制
