集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS F
ANOUT
B
UFFER
F
EATURES
8 LVCMOS / LVTTL输出（ 7Ω典型的输出阻抗）
可选LVCMOS_CLK或差分CLK ， NCLK
输入
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 350MHz的
输出偏斜： （ 3.3V ± 5 ％ ） ：在100ps （最大）
部分部分歪斜： （ 3.3V ± 5 ％ ） ： 1ns的（最大）
电源电压模式：
（核心/输出）
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
可用两种，标准及RoHS /无铅
兼容封装
G
ENERAL
D
ESCRIPTION
该ICS8308I是一种低扭曲， 1至8扇出缓冲器
和HiPerClockS成员系列
从ICS高性能时钟解决方案。该
ICS8308I有两个可选的时钟输入。该
CLK ， NCLK对可以接受大多数差分输入
的水平。该LVCMOS_CLK能接受LVCMOS或LVTTL
输入电平。低阻抗LVCMOS / LVTTL输出
设计用于驱动50Ω串联或并联终止
传输线。有效的扇出可以增加
从8到16 ，利用该输出来驱动两个的能力
串联端接的传输线。
该ICS8308I的特点是3.3V核心/ 3.3V输出，
3.3V核心/ 2.5V输出或2.5V核心/ 2.5V输出操作。
保证出力和部分零件偏斜特性使
该8308I非常适合那些需要时钟分配应用程序
明确定义的性能和可重复性。
B
LOCK
D
IAGRAM
CLK_EN
上拉
D
Q
LE
1
P
IN
A
SSIGNMENT
Q0
GND
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
GND
Q1
V
DDO
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DDO
Q2
GND
Q3
V
DDO
Q4
GND
Q5
V
DDO
Q6
GND
Q7
LVCMOS_CLK
上拉
CLK
上拉
NCLK
下拉
CLK_SEL
上拉
Q0
0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
ICS8308I
24引脚， 300mil的TSSOP
4.4毫米X 7.8毫米X 0.92毫米体封装
G封装
顶视图
OE
上拉
8308AGI
www.icst.com/products/hiperclocks.html
1
REV 。 B 2005年7月25日
集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS F
ANOUT
B
UFFER
TYPE
产量
动力
输入
输入
输入
输入
输入
输入
动力
动力
上拉
上拉
上拉
上拉
上拉
描述
时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
时钟选择输入。选择LVCMOS时钟输入
当HIGH 。选择低位时CLK ， NCLK输入。
LVCMOS / LVTTL接口电平。
时钟输入。 LVCMOS / LVTTL接口电平。
非INVER婷差分时钟输入。
时钟使能。 LVCMOS / LVTTL接口电平。
输出使能。 LVCMOS / LVTTL接口电平。
核心供电引脚。
输出电源引脚。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 11, 13, 15,
17, 19, 21, 23
2, 10, 14, 18, 22
3
4
5
6
7
8
9
12, 16, 20, 24
名字
Q0, Q1, Q7, Q6,
Q5, Q4,Q3, Q2
GND
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
V
DDO
下拉铟（Inver）婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
5
测试条件
最低
典型
4
12
51
51
7
12
最大
单位
pF
pF
kΩ
kΩ
Ω
T
ABLE
3A 。
LOCK
S
ELECT
F
油膏
T
ABLE
控制输入
CLK_SEL
0
1
时钟输入
CLK ， NCLK选择
LVCMOS_CLK选择
T
ABLE
3B 。
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK_SEL
0
0
0
0
0
0
1
1
LVCMOS_CLK
—
—
—
—
—
—
0
1
CLK
0
1
0
1
偏见;注1
偏见;注1
—
—
NCLK
1
0
偏见;注1
偏见;注1
0
1
—
—
输出
Q0:Q7
低
高
低
HIG
高
低
低
高
输入到输出模式
差分至单端
差分至单端
单端单端
单端单端
单端单端
单端单端
单端单端
单端单端
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
非铟（Inver）婷
非铟（Inver）婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
8308AGI
www.icst.com/products/hiperclocks.html
2
REV 。 B 2005年7月25日
集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS F
ANOUT
B
UFFER
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
70 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
典型
3. 3
3.3
最大
3.465
3.465
46
11
单位
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
2.375
典型
3.3
2. 5
最大
3.465
2.625
46
10
单位
V
V
mA
mA
T
ABLE
4C 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
典型
2.5
2. 5
最大
2.625
2.625
43
10
单位
V
V
mA
mA
8308AGI
www.icst.com/products/hiperclocks.html
3
REV 。 B 2005年7月25日
集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS F
ANOUT
B
UFFER
测试条件
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -24mA
I
OL
= 24毫安
I
OL
= 12毫安
2.4
0.55
0.30
1.3
V
DD
- 0.85
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
300
单位
V
V
0.8
A
V
V
V
V
V
T
ABLE
4D 。 DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
V
CMR
CLK ， NCLK
GND + 0.5
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
4E 。 DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -15mA
I
OL
= 15毫安
1.8
0.6
1.3
V
DD
- 0.85
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
300
单位
V
V
V
A
V
V
V
V
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
V
CMR
CLK ， NCLK
GND + 0.5
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
8308AGI
www.icst.com/products/hiperclocks.html
4
REV 。 B 2005年7月25日
集成
电路
系统公司
ICS8308I
L
OW
S
KEW
, 1-
TO
-8
D
。微分
/ LVCMOS-
TO
-LVCMOS F
ANOUT
B
UFFER
测试条件
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -15mA
I
OL
= 15毫安
1.8
0.6
1.3
V
DD
- 0.85
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.7
300
单位
V
V
V
A
V
V
V
V
T
ABLE
4F 。 DC
极特
,
V
DD
, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
CLK ， NCLK
GND + 0.5
V
CMR
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
f
最大
输出频率
t
PD
传播
延迟;
CLK ， NCLK ;
注1
LVCMOS_CLK ;
注2
测试条件
最低
典型
最大
350
4
4
100
1
0.2
45
1
55
5
单位
兆赫
ns
ns
ps
ns
ns
%
ns
ns
ns
ns
ns
ns
≤ 350MHz的
≤ 350MHz的
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
0.8V至2V
≤为150MHz ，参考值= CLK ， NCLK
2
2
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
输出偏斜;注3 ，第7
帕吨至帕吨倾斜;注： 4,7
输出上升/下降时间
输出占空比
输出使能时间;注5：
输出禁止时间;注5：
5
CLK_EN到
1
时钟使能
CLK ， NCLK
建立时间;
t
S
CLK_EN到
注6
0
LVCMOS_CLK
CLK ， NCLK到
0
时钟使能
CLK_EN
保持时间;
t
H
LVCMOS_CLK
注6
1
到CLK_EN
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注4 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注5 ：这些参数由特性保证。在生产中测试。
注6 ：建立和保持时间是相对于输入时钟的上升沿。
注7 ：该参数定义符合JEDEC标准65 。
8308AGI
www.icst.com/products/hiperclocks.html
5
REV 。 B 2005年7月25日
低偏移， 1到8个差分/
LVCMOS - TO- LVCMOS扇出缓冲器
ICS8308I
G
ENERAL
D
ESCRIPTION
该ICS8308I是一种低扭曲， 1至8扇出缓冲器
和HiPerClockS成员系列高
来自IDT Perfor曼斯时钟解决方案。该
ICS8308I有两个可选的时钟输入。在CLK ，
NCLK对可以接受大多数的差分输入电平。
该LVCMOS_CLK能接受LVCMOS或LVTTL输入电平。
低阻抗LVCMOS / LVTTL输出设计
驱动50Ω串联或并联端接传输线。该
有效的扇出可以从8通过利用增加至16
输出来驱动两个串联的能力终止反
任务线。
该ICS8308I的特点是3.3V核心/ 3.3V输出，
3.3V核心/ 2.5V输出或2.5V核心/ 2.5V输出操作。
保证出力和部分零件偏斜特性使
该8308I非常适合那些需要时钟分配应用程序
明确定义的性能和可重复性。
F
EATURES
八LVCMOS / LVTTL输出， （ 7Ω典型输出阻抗）
可选LVCMOS_CLK或差分CLK ， NCLK输入
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， SSTL ， HCSL
最大输出频率： 350MHz的
输出偏斜： （ 3.3V ± 5 ％ ） ：在100ps （最大）
部分部分歪斜： （ 3.3V ± 5 ％ ） ： 1ns的（最大）
电源电压模式：
（核心/输出）
3.3V/3.3V
3.3V/2.5V
2.5V/2.5V
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
B
LOCK
D
IAGRAM
CLK_EN
上拉
D
Q
LE
1
P
IN
A
SSIGNMENT
Q0
GND
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
GND
Q1
V
DDO
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V
DDO
Q2
GND
Q3
V
DDO
Q4
GND
Q5
V
DDO
Q6
GND
Q7
LVCMOS_CLK
上拉
CLK
上拉
NCLK
下拉
CLK_SEL
上拉
Q0
0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
ICS8308I
24引脚， 173 - MIL TSSOP
4.4毫米X 7.8毫米X 0.925毫米体封装
G封装
顶视图
OE
上拉
IDT
/ ICS
LVCMOS扇出缓冲器
1
ICS8308AGI REV 。 B 2007年10月16日
ICS8308I
低偏移， 1到8个差分/ LVCMOS - TO- LVCMOS扇出缓冲器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 11, 13, 15,
17, 19, 21, 23
2, 10, 14, 18, 22
3
4
5
6
7
8
9
12, 16, 20, 24
名字
Q0, Q1, Q7, Q6,
Q5, Q4,Q3, Q2
GND
CLK_SEL
LVCMOS_CLK
CLK
NCLK
CLK_EN
OE
V
DD
V
DDO
TYPE
产量
动力
输入
输入
输入
输入
输入
输入
动力
动力
上拉
上拉
上拉
上拉
上拉
描述
时钟输出。 LVCMOS / LVTTL接口电平。
电源接地。
时钟选择输入。选择HIGH，当LVCMOS时钟输入。
选择低位时CLK ， NCLK输入。见表3A 。
LVCMOS / LVTTL接口电平。
时钟输入。 LVCMOS / LVTTL接口电平。
非INVER婷差分时钟输入。
时钟使能。 LVCMOS / LVTTL接口电平。
输出使能。 LVCMOS / LVTTL接口电平。
请参阅表3B 。
核心供电引脚。
输出电源引脚。
下拉铟（Inver）婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
C
PD
R
上拉
R
下拉
R
OUT
参数
输入电容
功率耗散电容
（每路输出）
输入上拉电阻
输入下拉电阻
输出阻抗
5
测试条件
最低
典型
4
12
51
51
7
12
最大
单位
pF
pF
kΩ
kΩ
Ω
T
ABLE
3A 。
LOCK
S
ELECT
F
油膏
T
ABLE
控制输入
CLK_SEL
0
1
时钟输入
CLK ， NCLK选择
LVCMOS_CLK选择
T
ABLE
3B 。 OE S
ELECT
F
油膏
T
ABLE
控制输入
OE
0
1
输出操作
输出Q0 ： Q7是高阻（禁用）
输出Q0 ： Q7是活动（启用）
T
ABLE
3C. C
LOCK
I
NPUT
F
油膏
T
ABLE
输入
CLK_SEL
0
0
0
0
0
0
1
1
LVCMOS_CLK
—
—
—
—
—
—
0
1
CLK
0
1
0
1
偏见;注1
偏见;注1
—
—
NCLK
1
0
偏见;注1
偏见;注1
0
1
—
—
输出
Q0:Q7
低
高
低
HIG
高
低
低
高
输入到输出模式
差分至单端
差分至单端
单端单端
单端单端
单端单端
单端单端
单端单端
单端单端
极性
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
非铟（Inver）婷
INVER婷
INVER婷
非铟（Inver）婷
非铟（Inver）婷
注1 ：请参见应用信息部分， "Wiring的差分输入接受单端Levels" 。
IDT
/ ICS
LVCMOS扇出缓冲器
2
ICS8308AGI REV 。 B 2007年10月16日
ICS8308I
低偏移， 1到8个差分/ LVCMOS - TO- LVCMOS扇出缓冲器
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
封装的热阻抗，
θ
JA
70 ℃/ W（ 0 LFPM ）
贮藏温度，T
英镑
-65 ℃150 ℃的
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
典型
3. 3
3.3
最大
3.465
3.465
46
11
单位
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
2.375
典型
3.3
2. 5
最大
3.465
2.625
46
10
单位
V
V
mA
mA
T
ABLE
4C 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
DD
V
DDO
I
DD
I
DDO
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
典型
2.5
2. 5
最大
2.625
2.625
43
10
单位
V
V
mA
mA
IDT
/ ICS
LVCMOS扇出缓冲器
3
ICS8308AGI REV 。 B 2007年10月16日
ICS8308I
低偏移， 1到8个差分/ LVCMOS - TO- LVCMOS扇出缓冲器
T
ABLE
4D 。 DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -24mA
I
OL
= 24毫安
I
OL
= 12毫安
2.4
0.55
0.30
1.3
V
DD
- 0.85
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
300
单位
V
V
0.8
A
V
V
V
V
V
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
V
CMR
CLK ， NCLK
GND + 0.5
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
4E 。 DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -15mA
I
OL
= 15毫安
1.8
0.6
1.3
V
DD
- 0.85
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.8
300
单位
V
V
V
A
V
V
V
V
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
CLK ， NCLK
GND + 0.5
V
CMR
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
IDT
/ ICS
LVCMOS扇出缓冲器
4
ICS8308AGI REV 。 B 2007年10月16日
ICS8308I
低偏移， 1到8个差分/ LVCMOS - TO- LVCMOS扇出缓冲器
T
ABLE
4F 。 DC
极特
,
V
DD
, V
DDO
= 2.5V ±5％ ，T
A
= -40°
TO
85°
符号参数
V
IH
V
IL
I
IN
V
OH
V
OL
V
PP
输入高电压
输入低电压
输入电流
输出高电压;注1
输出低电压;注1
LVCMOS
LVCMOS_CLK
CLK_EN ， OE
V
IN
= V
DD
or
V
IN
= GND
I
OH
= -15mA
I
OL
= 15毫安
1.8
0.6
1.3
V
DD
- 0.85
测试条件
最低
2
-0.3
典型
最大
V
DD
+ 0.3
1.3
0.7
300
单位
V
V
V
A
V
V
V
V
峰 - 峰值输入电压
CLK ， NCLK
0.15
输入共模电压;
CLK ， NCLK
GND + 0.5
V
CMR
注2,3
注1 ：能够驱动50的输出
Ω
终止50传输线
Ω
到V
DDO
/2.
参见参数测量部分， "3.3V输出负载AC测试Circuit" 。
注2 ：对于单端应用，最大输入电压为CLK ， NCLK为V
DD
+ 0.3V.
注3 ：共模电压定义为V
IH
.
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°
TO
85°
符号参数
f
最大
输出频率
t
PD
传播
延迟;
CLK ， NCLK ;
注1
LVCMOS_CLK ;
注2
测试条件
最低
典型
最大
350
4
4
100
1
0.2
45
1
55
5
单位
兆赫
ns
ns
ps
ns
ns
%
ns
ns
ns
ns
ns
ns
≤ 350MHz的
≤ 350MHz的
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
0.8V至2V
≤为150MHz ，参考值= CLK ， NCLK
2
2
t
SK （ O）
t
SK （PP）的
t
R
/ t
F
ODC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
输出偏斜;注3 ，第7
帕吨至帕吨倾斜;注： 4,7
输出上升/下降时间
输出占空比
输出使能时间;注5：
输出禁止时间;注5：
5
CLK_EN到
1
时钟使能
CLK ， NCLK
建立时间;
t
S
CLK_EN到
注6
0
LVCMOS_CLK
CLK ， NCLK到
0
时钟使能
CLK_EN
t
H
保持时间;
LVCMOS_CLK
注6
1
到CLK_EN
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注4 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注5 ：这些参数由特性保证。在生产中测试。
注6 ：建立和保持时间是相对于输入时钟的上升沿。
注7 ：该参数定义符合JEDEC标准65 。
IDT
/ ICS
LVCMOS扇出缓冲器
5
ICS8308AGI REV 。 B 2007年10月16日
QQ：2880707522 复制
