IS25C128
IS25C256
128K比特/ 256K位的SPI串行
电可擦除PROM
ISSI
先进的信息
2006年7月
特点
串行外设接口（ SPI ）兼容
- 支持SPI模式0 （ 0,0）和3 （ 1,1）
低功耗CMOS
- 工作电流小于3.0 MA（ 2.5V ）
- 待机电流小于20 μA （ 2.5V ）
低电压操作
- VCC = 1.8V至5.5V
块写保护
- 保护1/4，1/2 ，或整个阵列
64字节页写模式
- 部分页写允许
2.1 MHz的时钟速率（ 5V ）
自定时写周期
- 5ms的最大值@ 2.5V
高可靠性
- 耐力：100万每字节循环
- 数据保存：100年
8引脚SOIC JEDEC ， 8脚EIAJ SOIC和8引脚PDIP
可用的软件包
工业和汽车温度范围
无铅可
描述
该IS25C128和IS25C256是电可擦除
使用串行外设接口PROM设备
（SPI），用于通信。该IS25C128为128Kbit的
（ 16K ×8 ）和IS25C256是256Kbit （ 32K ×8） 。该
IS25C128 / 256的EEPROM提供在较宽的
1.8V至5.5V的兼容性工作电压范围
与大多数应用电压。 ISSI设计
IS25C128 / 256是一种高效的SPI EEPROM解决方案。
该设备均采用8引脚SOIC JEDEC ， 8引脚
EIAJ SOIC和8引脚PDIP封装。
该IS25C128的功能特性/ 256让他们
是其中最先进的串行非易失性
可用的回忆。每个设备都有一个片选
（ CS）引脚和串行数据的3 - Wire接口（ SI ） ，
串行数据输出（ SO ）和串行时钟（ SCK ） 。而
该IS25C128的3线接口/ 256提供了用于
高速接入，
HOLD
引脚允许的回忆
忽略处于暂停状态的接口;后来
HOLD
引脚重新启动没有再沟通
初始化串行序列。状态寄存器
方便灵活的写保护机构，和一个
设备就绪位（ RDY ） 。
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品随时权
恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户
之前依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - 1-800-379-4774
先进的信息00E牧师
06/13/06
1
IS25C128
IS25C256
ISSI
引脚配置
8引脚DIP和SOIC
CS
SO
WP
GND
1
2
3
4
8
7
6
5
VCC
HOLD
SCK
SI
引脚说明
CS
SCK
SI
SO
GND
V
CC
WP
HOLD
芯片选择
串行数据时钟
串行数据输入
串行数据输出
地
动力
写保护
暂停串行输入
片选（ CS
该
CS
销激活该设备。
CS ） ：
CS
上电时，
CS
应遵循VCC。当该装置
要被启用的指示输入时，信号需要
高到低的过渡。而
CS
稳定低时，
主机和从机将通过SCK ， SI沟通， SO
信号。当通信完成时，
CS
必须
驱动为高电平。就在这时，从终端设备
启动其内部写周期。当
CS
高，则
设备进入节电备用模式，除非一个
内部写操作正在进行中。在这种模式下，
SO引脚变为高阻抗。
写保护（ WP
这个输入信号的目的是
WP ） ：
WP
启动硬件写保护模式。此模式
防止块保护位和WPEN位
被修改的状态寄存器。造成
硬件写保护，
WP
必须是低以相同的
时间WPEN为1 。
WP
可硬连接到VCC或GND 。
保持（HOLD
这个输入信号被用于悬浮
HOLD ） ：
HOLD
设备在串行序列和暂时的中间
忽略总线（ SI ， SO ， SCK ）的进一步沟通。
加上片选时，
HOLD
信号允许
多个从机共享总线。该
HOLD
信号
转换必须发生，只有当SCK为低，并
在SCK的过渡保持稳定。 （参见图8
保持时间）要禁用此功能，
HOLD
可能是
硬连接到Vcc 。
引脚说明
串行时钟（ SCK ） ：
这种定时信号提供同步
/单片机和IS25C128之间chronization
256.操作码，字节地址和数据被锁存
在SI与SCK的上升沿。对等是数据
刷新在SCK为SPI模式下降沿（ 0,0 ）
和（1,1） 。
串行数据输入（ SI ） ：
这是输入引脚的所有数据
该IS25C128 / 256也需要接受。
串行数据输出（ SO ） ：
这是输出引脚全部
从IS25C128 / 256的数据传输。
2
集成的芯片解决方案，公司 - 1-800-379-4774
先进的信息00E牧师
06/13/06
IS25C128
IS25C256
ISSI
串行接口说明
法师：
它提供了一个时钟信号的装置。
从站：
该IS25C128 / 256是一个奴隶，因为时钟
信号是一个输入。
发射机/接收机：
该IS25C128 / 256有两个
数据输入（SI）和数据输出（SO） 。
MSB ：
最显著位。它始终是第一位
发送或接收的。
操作码：
的第一个字节被发送到从后续
荷兰国际集团CS过渡到低。如果在OP -CODE是一个有效的
该IS25C128 / 256指令集的部件（表3） ，
然后它被适当地解码。如果OP -CODE不
有效的， SO引脚保持在高阻抗。
框图
VCC
GND
状态
注册
16K ×8 / 32K ×8
存储阵列
数据
注册
SI
模式
解码
逻辑
地址
解码器
产量
卜FF器
CS
WP
SCK
时钟
SO
HOLD
集成的芯片解决方案，公司 - 1-800-379-4774
先进的信息00E牧师
06/13/06
3
IS25C128
IS25C256
ISSI
状态寄存器
状态寄存器包含8位的写保护
控制和写状态。 （见表1） 。它是唯一的
内存比主数组，它是其他地区
访问由用户设定。
块保护（ BP1 ， BP0 ） ， 2-3位：
总之，这些
位代表的4块保护配置之一
实施为存储器阵列。 （见表2
详细信息。 ）
BP0和BP1是非易失性的细胞类似于常规
阵列单元和工厂编程为0的块
通过这些位定义的内存始终受到保护，
无论WPEN的设置，
WP
或闻。
表1.状态寄存器的格式
第7位
WPEN
位6位5位4
X
X
X
位3位2
位1位0
BP1 BP0文
RDY
注意事项：
1. X
=无关位。
2.
在内部写周期， 07位暂时为1。
表2块保护
状态
注册
位
水平
0
1(1/4)
2(1/2)
3(All)
BP1
0
0
1
1
BP0
0
1
0
1
状态寄存器是只读的，如果是：a ）硬件
写保护使能或b）温被设定为0，如果
既不是真实的，它可以通过一个有效的指令进行修改。
准备就绪（ RDY位0 ：
当
RDY
= 1时，表示
RDY ）
RDY
该设备正忙于写周期。
RDY
= 0 indi-
凯茨该设备已准备就绪的指令。如果
RDY
= 1时，只有命令将被处理
设备是读状态寄存器。
写使能（ WEN ） ，第1位：
该位代表
设备的写保护状态。如果文= 0，状态
注册和整个阵列从modifica-保护
化，无论WPEN的设定，
WP
针，或块
保护。设置温家宝1的唯一方法是通过
写使能命令（ WREN） 。文被复位为0
上电时。
数组地址保护
IS25C128
无
3000h
-3FFFh
2000h
-3FFFh
0000h
-3FFFh
IS25C256
无
6000h
-7FFFh
4000h
-7FFFh
0000h
-7FFFh
不关心，位4-6 ：
每个这些位都可以接收
为0或1，但值将不被保留。当
这些位从寄存器中读出，他们总是0 。
写保护使能（ WPEN ） ，第7位：
该位可
配合使用
WP
引脚来启用硬件
写保护，这将导致状态寄存器来
是只读的。存储器阵列不受该保护
模式。硬件写保护要求
WP
= 0
和
WPEN = 1;它被禁用，否则。注： WPEN
不能从1变到0，如果
WP
引脚已经是
设置为低。 （见表4用于数据保护的关系）
4
集成的芯片解决方案，公司 - 1-800-379-4774
先进的信息00E牧师
06/13/06
IS25C128
IS25C256
ISSI
设备操作
T
该IS25C128 / 256的他操作由一组指令被计时，在串联的SI引脚控制。 （见
表3）。开始的指令，芯片选择（ CS ）应该被丢弃低。随后，每个低到高
时钟（ SK ）的过渡将锁定在SI引脚上的稳定值。 8位的操作码之后，它可能是适当的
从这么继续输入一个地址或数据SI ，或者输出数据。在数据输出，值出现在下降
SK的边缘。所有位都转移与MSB优先。通信时的最后一个比特，之前但任何以下低收入
到高SK过渡，
CS
应提高高结束交易。然后，设备将进入待机模式
如果没有内部编程是正在进行中。
表3.指令集
名字
雷恩
WRDI
RDSR
WRSR
读
写
操作码
0000 X110
0000 X100
0000 X101
0000 X001
0000 X011
0000 X010
手术
设置写使能锁存
复位写使能锁存
读状态寄存器
写状态寄存器
从数组中读取数据
将数据写入到阵列
地址
-
-
-
-
A15-A0
A15-A0
数据（ SI ）
-
-
-
D7-D0
-
D7-D0,...
数据（ SO ）
-
-
D7-D0,...
-
D7-D0,...
-
注意事项：
1， X =无关位。为了保持一致性，最好是使用“0”。
2.一些地址位是不在乎。见表5 。
3.如果时钟-中的位的操作码是无效的， SO保持高阻抗，并且在CS变高也没有影响。一
有效的操作码与主频，为地址或数据位的数字无效将导致试图修改数组或
状态寄存器被忽略。
写使能（ WREN ）
当VCC最初应用时，设备上电时，
两个状态寄存器和整个阵列中的禁止写入
状态。当写禁止（ WRDI ）完成后，写
状态寄存器（ WRSR ） ，或者将数据写入阵列
（写） ，该设备在复位状态WEN位
注册为0。在此之前的任何数据修改，一个WREN
指令需要设定温为1 （参见图2
为正时） 。
写禁止（ WRDI ）
该设备可以从modifica-被完全保护的
化通过在WRDI指令复位闻到0
化。 （参见图3的时序） 。
读状态寄存器（ RDSR ）
读状态指令通知用户的状态
写保护启用，该块保护设置（见
表2） ，写使能状态，并且
RDY
状态。
RDSR被接受时写的唯一指令
周期正在进行中。因此建议的状态
写使能和
RDY
进行检查，尤其是前
数据的企图修改。的8比特的
状态寄存器可以被如此反复后，输出
最初的操作码。 （参见图4定时） 。
集成的芯片解决方案，公司 - 1-800-379-4774
先进的信息00E牧师
06/13/06
5
QQ：2881677436 复制
