初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
G
ENERAL
D
ESCRIPTION
该ICS83054I - 01是一个4位， 2 ： 1 ，单端Mul-
路开关和HiPerClockS的成员 FAM-
HiPerClockS
随手从ICS高性能时钟解决方案。
该ICS83054I -01有两个可选的单端
时钟输入和四个单端时钟输出。
输出具有V
DDO
销可被设定在3.3V，2.5V ，或
1.8V ，从而使该器件非常适用于电压转换使用AP-
并发症。一输出使能引脚放置在输出
其可以是用于测试或有用高阻抗状态
调试。可能的应用包括系统最多具有四个
需要被独立地用于不同设置的收发器
率。例如，板可以具有四个收发机，每
其中，需要独立地为1千兆位配置
以太网或千兆光纤通道速率。另一种可能
应用程序可能需要的端口，以用于独立地设置
FEC（前向纠错）或非FEC速率。该装置
工作频率高达250MHz的，并封装在一个16 TSSOP封装。
F
EATURES
4位， 2 ：1的单端多路复用器
额定输出阻抗： 15Ω （V
DDO
=3 .3V)
最大输出频率： 250MHz的
传播延迟：为2.5ns （典型值）
输入歪斜： 45ps （典型值）
部件到部件的偏斜：待定
附加相位抖动， RMS （数12KHz - 20MHz的） ：
0.07ps （典型值）
工作电源模式：
V
DD
/V
DDO
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
-40 ° C至85°C的工作环境温度
ICS
B
LOCK
D
IAGRAM
SEL0下拉
P
IN
A
SSIGNMENT
SEL3
Q3
V
DDO
GND
Q2
SEL2
CLK1
V
DD
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0
Q0
V
DDO
GND
Q1
SEL1
CLK0
OE
CLK0
下拉
0
Q0
CLK1
下拉
1
0
Q3
ICS83054I-01
16引脚TSSOP
4.4毫米X 3.0毫米X 0.92毫米包体
G封装
顶视图
1
SEL3下拉
OE
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
1
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 6
11, 16
2, 5, 9, 12, 15
3, 14
4, 13
7, 1 0
8
名字
SEL3 ， SEL2 ，
SEL1 ， SEL0
Q3, Q2, Q1, Q0
V
DDO
GND
CLK0，CLK1
V
DD
TYPE
输入
产量
动力
动力
输入
动力
描述
时钟选择输入。请参阅控制输入功能表。
下拉
LVCMOS / LVTTL接口电平。
单端时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚。
电源接地。
下拉单端时钟输入。 LVCMOS / LVTTL接口电平。
核心供电引脚。
输出使能。低电平时，输出为高阻态。
9
OE
输入
上拉
高电平时，输出有效。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
R
OUT
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
输出阻抗
测试条件
最低
典型
4
51
51
11
15
最大
单位
pF
K
K
pF
T
ABLE
3. C
ONTROL
I
NPUT
F
油膏
T
ABLE
SEL3
0
0
0
控制输入
SEL2
性S E L1
0
0
0
0
0
1
输出
SEL0
0
1
0
Q3
CLK0
CLK0
CLK0
Q2
CLK0
CLK0
CLK0
Q1
CLK0
CLK0
CLK1
Q0
CLK0
CLK1
CLK0
1
1
1
1
1
1
0
1
1
1
0
1
CLK1
CLK1
CLK1
CLK1
CLK1
CLK1
CLK0
CLK1
CLK1
CLK1
CLK0
CLK1
83054AGI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2004年11月24日
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
89℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
A
= -40°C
TO
85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 3.3V±5%,
OR
2.5V±5%,
OR
1.8V±0.2V,
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.6
典型
3.3
3.3
2.5
1.8
32
4
最大
3.465
3.465
2.625
2.0
单位
V
V
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 2.5V±5%, V
DDO
= 2.5V±5%,
OR
1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
1.6
典型
2.5
2.5
1.8
30
4
最大
2.625
2.625
2.0
单位
V
V
V
mA
mA
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
3
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
T
A
= -40°C
TO
85°C
符号
参数
CLK0 ， CLK1
V
IH
输入高电压
OE ，
SEL0 ： SEL3
CLK0 ， CLK1
V
IL
输入低电压
OE ，
SEL0 ： SEL3
输入高电流
CLK0 ， CLK1 ，
SEL0 ： SEL3
OE
CLK0 ， CLK1 ，
SEL0 ： SEL3
OE
测试条件
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DDO
= 3.3V ±5％ ;注1
V
OH
输出安高压
V
DDO
= 2.5V ±5％ ;注1
V
DDO
= 1.8V ±0.2V ;注1
V
DDO
= 3.3V ±5％ ;注1
V
OL
输出低电压
V
DDO
= 2.5V ±5％ ;注1
V
DDO
= 1.8V ±0.2V ;注1
-5
-150
2.6
1.8
V
DD
- 0.3
0.5
0.45
0.35
最低
2
1.7
2
1.7
-0.3
-0.3
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.3
1.3
0.7
1.3
0.7
150
5
单位
V
V
V
V
V
V
V
V
A
A
A
A
V
V
V
V
V
V
I
IH
I
IL
输入低电平电流
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
2.5
2.65
45
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.07
535
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
83054AGI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2004年11月24日
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
5B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
2.7
2.7
38
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.04
550
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
3
3
38
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.05
595
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
5
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
G
ENERAL
D
ESCRIPTION
该ICS83054I - 01是一个4位， 2 ： 1 ，单端Mul-
路开关和HiPerClockS的成员 FAM-
HiPerClockS
随手从ICS高性能时钟解决方案。
该ICS83054I -01有两个可选的单端
时钟输入和四个单端时钟输出。
输出具有V
DDO
销可被设定在3.3V，2.5V ，或
1.8V ，从而使该器件非常适用于电压转换使用AP-
并发症。一输出使能引脚放置在输出
其可以是用于测试或有用高阻抗状态
调试。可能的应用包括系统最多具有四个
需要被独立地用于不同设置的收发器
率。例如，板可以具有四个收发机，每
其中，需要独立地为1千兆位配置
以太网或千兆光纤通道速率。另一种可能
应用程序可能需要的端口，以用于独立地设置
FEC（前向纠错）或非FEC速率。该装置
工作频率高达250MHz的，并封装在一个16 TSSOP封装。
F
EATURES
4位， 2 ：1的单端多路复用器
额定输出阻抗： 15Ω （V
DDO
=3 .3V)
最大输出频率： 250MHz的
传播延迟：为2.5ns （典型值）
输入歪斜： 45ps （典型值）
部件到部件的偏斜：待定
附加相位抖动， RMS （数12KHz - 20MHz的） ：
0.07ps （典型值）
工作电源模式：
V
DD
/V
DDO
3.3V/3.3V
3.3V/2.5V
3.3V/1.8V
2.5V/2.5V
2.5V/1.8V
-40 ° C至85°C的工作环境温度
ICS
B
LOCK
D
IAGRAM
SEL0下拉
P
IN
A
SSIGNMENT
SEL3
Q3
V
DDO
GND
Q2
SEL2
CLK1
V
DD
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0
Q0
V
DDO
GND
Q1
SEL1
CLK0
OE
CLK0
下拉
0
Q0
CLK1
下拉
1
0
Q3
ICS83054I-01
16引脚TSSOP
4.4毫米X 3.0毫米X 0.92毫米包体
G封装
顶视图
1
SEL3下拉
OE
上拉
本文提供的初步信息代表了原型或试生产的产物。所提到的特征是基于初始
产品特性。集成电路系统公司（ ICS）保留更改任何电路或规格，恕不另行通知。
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
1
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 6
11, 16
2, 5, 9, 12, 15
3, 14
4, 13
7, 1 0
8
名字
SEL3 ， SEL2 ，
SEL1 ， SEL0
Q3, Q2, Q1, Q0
V
DDO
GND
CLK0，CLK1
V
DD
TYPE
输入
产量
动力
动力
输入
动力
描述
时钟选择输入。请参阅控制输入功能表。
下拉
LVCMOS / LVTTL接口电平。
单端时钟输出。 LVCMOS / LVTTL接口电平。
输出电源引脚。
电源接地。
下拉单端时钟输入。 LVCMOS / LVTTL接口电平。
核心供电引脚。
输出使能。低电平时，输出为高阻态。
9
OE
输入
上拉
高电平时，输出有效。 LVCMOS / LVTTL接口电平。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
R
OUT
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
（每路输出）
输出阻抗
测试条件
最低
典型
4
51
51
11
15
最大
单位
pF
K
K
pF
T
ABLE
3. C
ONTROL
I
NPUT
F
油膏
T
ABLE
SEL3
0
0
0
控制输入
SEL2
性S E L1
0
0
0
0
0
1
输出
SEL0
0
1
0
Q3
CLK0
CLK0
CLK0
Q2
CLK0
CLK0
CLK0
Q1
CLK0
CLK0
CLK1
Q0
CLK0
CLK1
CLK0
1
1
1
1
1
1
0
1
1
1
0
1
CLK1
CLK1
CLK1
CLK1
CLK1
CLK1
CLK0
CLK1
CLK1
CLK1
CLK0
CLK1
83054AGI-01
www.icst.com/products/hiperclocks.html
2
REV 。一2004年11月24日
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
产出，V
O
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5 V
-0.5V到V
DDO
+ 0.5V
89℃ / W （ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
T
A
= -40°C
TO
85°C
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 3.3V±5%,
OR
2.5V±5%,
OR
1.8V±0.2V,
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
3.135
3.135
2.375
1.6
典型
3.3
3.3
2.5
1.8
32
4
最大
3.465
3.465
2.625
2.0
单位
V
V
V
V
mA
mA
T
ABLE
4B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 2.5V±5%, V
DDO
= 2.5V±5%,
OR
1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号
V
DD
V
DDO
I
DD
I
DDO
参数
核心供电电压
输出电源电压
电源电流
输出电源电流
测试条件
最低
2.375
2.375
1.6
典型
2.5
2.5
1.8
30
4
最大
2.625
2.625
2.0
单位
V
V
V
mA
mA
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
3
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
4C 。 LVCMOS / LVTTL DC
极特
,
T
A
= -40°C
TO
85°C
符号
参数
CLK0 ， CLK1
V
IH
输入高电压
OE ，
SEL0 ： SEL3
CLK0 ， CLK1
V
IL
输入低电压
OE ，
SEL0 ： SEL3
输入高电流
CLK0 ， CLK1 ，
SEL0 ： SEL3
OE
CLK0 ， CLK1 ，
SEL0 ： SEL3
OE
测试条件
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V ± 5%
V
DD
= 2.5V ± 5%
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DD
= 3.3V或2.5V ± 5％的
V
DDO
= 3.3V ±5％ ;注1
V
OH
输出安高压
V
DDO
= 2.5V ±5％ ;注1
V
DDO
= 1.8V ±0.2V ;注1
V
DDO
= 3.3V ±5％ ;注1
V
OL
输出低电压
V
DDO
= 2.5V ±5％ ;注1
V
DDO
= 1.8V ±0.2V ;注1
-5
-150
2.6
1.8
V
DD
- 0.3
0.5
0.45
0.35
最低
2
1.7
2
1.7
-0.3
-0.3
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
+ 0.3
1.3
0.7
1.3
0.7
150
5
单位
V
V
V
V
V
V
V
V
A
A
A
A
V
V
V
V
V
V
I
IH
I
IL
输入低电平电流
注1 ：输出端接50
到V
DDO
/ 2 。参见参数测量部分， "Load测试Circuit"图。
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
2.5
2.65
45
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.07
535
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
83054AGI-01
www.icst.com/products/hiperclocks.html
4
REV 。一2004年11月24日
初步
集成
电路
系统公司
ICS83054I-01
4-B
IT
, 2:1,
S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
5B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
2.7
2.7
38
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.04
550
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
T
ABLE
5C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40°C
TO
85°C
符号参数
f
最大
tp
LH
tp
HL
输出频率
传输延迟，从低到高;
注1
传输延时，高至低;
注1
输入偏移;注5：
帕吨至帕吨倾斜;注2： 5
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动部分，
注4
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
测试条件
最低
典型
最大
250
3
3
38
待定
积分范围：
12kHz的 - 20MHz的
20 ％至80％
0.05
595
50
5
5
单位
兆赫
ns
ns
ps
ps
ps
ps
%
ns
ns
dB
t
水库（ⅰ）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
t
EN
t
DIS
@100MHz
45
MUX
ISOL
MUX隔离
注1A ：从V测
DD
输入到V / 2的
DDO
输出的/ 2 。
注2 ：定义为扭曲在不同的设备输出操作相同的电源电压之间
以同样的负载条件。使用相同类型的输入的每一个设备上，输出测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
83054AGI-01
www.icst.com/products/hiperclocks.html
REV 。一2004年11月24日
5
QQ：2881677436 复制
