ICS650-01
系统外设时钟源
描述
该ICS650-01是一种低成本，低抖动，高
高性能时钟合成器系统
外设应用。利用模拟/数字
锁相环（PLL）的方法，该装置
接受并联谐振14.31818 MHz晶振
输入以产生多达八个输出时钟。该
设备提供的时钟PCI ， SCSI ，快
以太网，以太网，USB和AC97 。可以在用户
选择一个三个USB频率之一，也是
三AC97音频频率。 OE引脚看跌期权
所有输出成板高阻抗状态
水平测试。少产生所有频率
超过一ppm误差，满足SCSI的需求
和以太网时钟。
该ICS650可以面膜定制生产
任何频率从1到150兆赫。
特点
20引脚SSOP的小封装（ QSOP ）
3.3V或5V的工作电压VDD
在所有时钟小于百万分之一误差的合成
廉价14.31818 MHz晶振或时钟输入
提供以太网和快速以太网时钟
提供SCSI时钟
提供PCI时钟
可选的AC97音频时钟
可选的USB时钟
OE引脚三态测试输出
三种可选的时钟频率
职务40/60周期
先进的低功耗CMOS工艺
框图
4
处理器时钟
（快速以太网，
SCSI ， PCI ）
音频时钟
USB时钟
20兆赫
14.31818 MHz的
PSEL1 ： 0
ASEL
USEL
14.31818 MHz的
水晶
X1/ICLK
或时钟
X2
2
产量
卜FF器
时钟
合成
电路
产量
卜FF器
产量
缓冲器
产量
缓冲器
产量
卜FF器
水晶
振荡器
输出使能（所有输出）
1
修订版092799
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01
ICS650-01
系统外设时钟源
引脚分配
USEL
X2
X1/ICLK
VDD
VDD
GND
UCLK
20M
ACLK
PCLK4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
PSEL1
PSEL0
PCLK2
PCLK3
VDD
ASEL
GND
14.318M
PCLK1
OE
处理器时钟频率（MHz ）
PSEL1 PSEL0
PCLK1
PCLK2,3
0
0
25.00
50.00
0
M
TEST
TEST
0
1
TEST
TEST
M
0
40.00
80.00
M
M
33.3334
66.6667
M
1
20.00
40.00
1
0
20.00
33.3334
1
M
20.00
66.6667
1
1
除了停止20M低所有的时钟
o
M
PCLK4
18.75
TEST
TEST
20.00
25.00
25.00
25.00
25.00
音频时钟频率（MHz ）
ASEL
0
M
1
ACLK
49.152
24.576
12.288
USB时钟频率（MHz ）
USEL
0
M
1
UCLK
12
24
48
20引脚（ 150 mil）的SSOP
引脚说明
针＃
1
2
3
4
5
6
7
0 =直接连接到地， 1 =直接连接
至VDD ， M =悬空（浮动）
8
9
10
11
12
13
14
15
16
17
18
19
20
名字
USEL
X2
X1/ICLK
VDD
VDD
GND
UCLK
20M
ACLK
PCLK4
OE
PCLK1
14.318M
GND
ASEL
VDD
PCLK3
PCLK2
PSEL0
PSEL1
TYPE
I
XO
XI
P
P
P
O
O
O
O
I
O
O
P
I
P
O
O
I
I
描述
UCLK选择引脚。确定每个表中的USB时钟频率。
水晶连接。连接到并行模式14.31818 MHz晶振。悬空的时钟。
水晶连接。连接到并行模式14.31818 MHz晶振或时钟。
连接到VDD 。必须是相同的值，其他VDD 。去耦用6脚。
连接到VDD 。必须是相同的值，其他VDD 。
连接到地面。
每桌上面的USB时钟输出。
固定的20 MHz的输出以太网。只有时钟运行时PSEL1 = PSEL0 = 1 。
每桌上面AC97音频时钟输出。
PCLK输出数量4％以上表格。
输出使能。三态低所有输出的时候。
PCLK输出编号1元以上表格。
14.31818 MHz的缓冲参考时钟输出。
连接到地面。
ACLK选择引脚。确定每个表中的音频时钟频率。
连接到VDD 。必须是相同的值，其他VDD 。去耦用14脚。
PCLK输出数量3元以上表格。
PCLK输出数量2％以上表格。
处理器选择引脚＃ 0 。确定在1-4个PCLK每桌以上的频率。
处理器选择引脚＃ 1 。确定在1-4个PCLK每桌以上的频率。
键： I =输入; XO / XI =晶体连接; O =输出; P =电源连接
2
修订版092799
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01
ICS650-01
系统外设时钟源
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， VDD = 3.3V或5V
工作电源电流， IDD ，在5V
工作电源电流， IDD ，在3.3V
短路电流， VDD = 3.3
输入电容
输入晶体或时钟频率
输出时钟精度（综合误差）
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
一个西格玛抖动，但ACLK
一个西格玛抖动， ACLK
绝对时钟周期抖动PCLK ， UCLK ， 20M
注意事项：
条件
参考GND
参考GND
10秒以内
-65
3.0
2
最低
典型
最大
7
VDD+0.5
70
260
150
5.5
0.8
0.4
50
30
±50
7
14.31818
所有时钟
0.8 2.0V
2.0 0.8V
在VDD / 2
1
1.5
1.5
60
单位
V
V
C
C
C
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
PPM
ns
ns
%
ps
ps
ps
绝对最大额定值（注1 ）
n
-0.5
0
直流特性（ VDD = 3.3V或5V ，除非另有说明）
V
)
选择输入， OE
选择输入， OE
VDD = 3.3V ， IOH = -8mA
2.4
VDD = 3.3V ， IOL = 8毫安
IOH=-8mA
VDD-0.4
空载时，请注意2
空载时，请注意2
每路输出
除了X1
交流特性（ VDD = 3.3V或5V ，除非另有说明）
V
40
50
75
170
- 500
500
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
2.所有时钟的最高频率。
外部元件
该ICS650需要的外部元件正常工作的最小数目。脱钩
0.1μF的电容应连接在VDD和GND之间（引脚4和6 ，并且销16和14） ，
尽量靠近芯片越好。也可以使用为每个时钟输出33Ω的串联端接电阻器。该
14.31818 MHz的晶体连接在尽量靠近芯片越好。水晶应该是一个
基本模式，并联谐振，为30ppm或更高（满足以太网规范）。水晶电容器
应该从引脚X1连接到地和X2到地面。这些电容的值由下式给出
下面的公式，其中C
L
是晶体负载电容：水晶瓶盖（PF ） = （C
L
-12 ）× 2，因此，对于一个
晶体具有16pF的负载电容， 2为8pF帽应该被使用。如果一个时钟输入时，把它打入X1
离开X2悬空。
3
修订版092799
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01
ICS650-01
系统外设时钟源
包装外形和包装尺寸
20引脚SSOP
MILLIMETERS
符号
A
民
1.55
0.203
0.190
8.560
3.810
5.840
最大
1.73
0.305
0.254
8.740
4.000
6.200
0.410
0.406
0.127
0.889
0.250
E
H
b
c
D
E
H
e
h
L
Q
0.635 BSC
D
Q
e
b
c
高x 45
A
L
订购信息
零件/订单号
ICS650R-01
ICS650R-01T
ICS650R-01I
ICS650R-01IT
记号
ICS650R-01
ICS650R-01
ICS650R-01I
ICS650R-01I
包
20引脚SSOP
20引脚SSOP
20引脚SSOP
20引脚SSOP
航运
管
磁带和卷轴
管
磁带和卷轴
温度
0至70℃
0至70℃
-40至85℃
-40至85℃
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何责任或者其
使用或任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品是
适用于正常的商业用途。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊
不被推荐使用ICS的环境要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS做
没有授权或保证任何ICS的产品用于生命支持设备或关键医疗器械的使用。
4
修订版092799
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01
ICS650-01B
系统外设时钟源
描述
该ICS650-01B是一种低成本，低抖动，高
高性能时钟合成器系统
外设应用。利用模拟/数字
锁相环（PLL）的方法，该装置
接受并联谐振14.31818 MHz晶振
输入以产生多达八个输出时钟。该
设备提供的时钟PCI ， SCSI ，快
以太网，以太网和AC97 。用户可以选择
从多个接口的频率之一，也是
三AC97音频频率。 OE引脚看跌期权
所有输出成板高阻抗状态
水平测试。少产生所有频率
超过一ppm误差，满足SCSI的需求
和以太网时钟。
该ICS650可以面膜定制生产
任何频率从1到150兆赫。
特点
20引脚SSOP的小封装（ QSOP ）
3.3V或5V的工作电压VDD
在所有时钟小于百万分之一误差的合成
廉价14.31818 MHz晶振或时钟输入
提供以太网和快速以太网时钟
提供SCSI时钟
提供PCI时钟
可选的AC97音频时钟
可选的接口时钟
OE引脚三态测试输出
三种可选的时钟频率
职务40/60周期
先进的低功耗CMOS工艺
框图
4
处理器时钟
（快速以太网，
SCSI ， PCI ）
音频时钟
B时钟1
B时钟2
14.31818 MHz的
PSEL1 ： 0
ASEL
BSEL
14.31818 MHz的
水晶
X1
2
产量
卜FF器
时钟
合成
电路
产量
卜FF器
产量
卜FF器
产量
卜FF器
水晶
振荡器
X2
产量
卜FF器
输出使能（所有输出）
1
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
引脚分配
BSEL
X2
X1
VDD
GND
GND
BCLK1
BCLK2
ACLK
PCLK4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
PSEL1
PSEL0
PCLK2
PCLK3
VDD
ASEL
GND
14.318M
PCLK1
OE
处理器时钟频率（MHz ）
PSEL1 PSEL0
PCLK1
PCLK2,3
PCLK4
0
0
25.00
50.00
18.75
0
M
TEST
TEST
TEST
0
1
TEST
TEST
TEST
M
0
40.00
80.00
20.00
M
M
33.3334
66.6667
25.00
M
1
20.00
40.00
25.00
1
0
20.00
33.3334
25.00
1
M
20.00
66.6667
25.00
1
1
低停止所有的时钟，除了BCLK2 。
o
L
B时钟（兆赫）
BSEL
0
M
1
BCLK1
3.688
50
80
BCLK2
4.917
25
40
音频时钟频率（MHz ）
ASEL
0
M
1
ACLK
49.152
24.576
12.288
20引脚（ 150 mil）的SSOP
引脚说明
针＃
1
2
3
4
5
6
7
0 =直接连接到地， 1 =直接连接
至VDD ， M =悬空（浮动）
8
9
10
11
12
13
14
15
16
17
18
19
20
名字
BSEL
X2
X1
VDD
GND
GND
BCLK1
BCLK2
ACLK
PCLK4
OE
PCLK1
14.318M
GND
ASEL
VDD
PCLK3
PCLK2
PSEL0
PSEL1
TYPE
I
XO
XI
P
P
P
O
O
O
O
I
O
O
P
I
P
O
O
I
I
描述
BCLK1和BCLK2选择引脚。确定每个表B的时钟频率之上。
水晶连接。连接到并行模式14.31818 MHz晶振。悬空的时钟。
水晶连接。连接到并行模式14.31818 MHz晶振或时钟。
连接到VDD 。必须是相同的值，其他VDD 。去耦用6脚。
连接到地面。
连接到地面。
BCLK1输出。按每桌上面BSEL引脚决定。
BCLK2输出。按每桌上面BSEL引脚决定。只有时钟活跃，如果PSEL1 ， 0 = 1 。
每桌上面AC97音频时钟输出。
PCLK输出数量4％以上表格。
输出使能。三态低所有输出的时候。
PCLK输出编号1元以上表格。
14.31818 MHz的缓冲参考时钟输出。
连接到地面。
ACLK选择引脚。确定每个表中的音频时钟频率。
连接到VDD 。必须是相同的值，其他VDD 。去耦用14脚。
PCLK输出数量3元以上表格。
PCLK输出数量2％以上表格。
处理器选择引脚＃ 0 。确定在1-4个PCLK每桌以上的频率。
处理器选择引脚＃ 1 。确定在1-4个PCLK每桌以上的频率。
键： I =输入; XO / XI =晶体连接; O =输出; P =电源连接
2
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， VDD = 3.3V或5V
工作电源电流， IDD ，在5V
工作电源电流， IDD ，在3.3V
短路电流， VDD = 3.3
输入电容
输入晶体或时钟频率
输出时钟精度（综合误差）
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
一个西格玛抖动
一个西格玛抖动
绝对时钟周期抖动
注意事项：
条件
参考GND
参考GND
10秒以内
-65
3.0
2
最低
典型
最大
7
VDD+0.5
70
260
150
5.5
0.8
0.4
50
25
±50
7
14.31818
所有时钟
0.8 2.0V
2.0 0.8V
在VDD / 2
除ACLK
ACLK
PCLK ， UCLK ， BCLK
1
1.5
1.5
60
单位
V
V
°C
°C
°C
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
PPM
ns
ns
%
ps
ps
ps
绝对最大额定值（注1 ）
n
-0.5
0
直流特性（ VDD = 3.3V或5V ，除非另有说明）
V
)
选择输入， OE
选择输入， OE
VDD = 3.3V ， IOH = -8mA
2.4
VDD = 3.3V ， IOL = 8毫安
IOH=-8mA
VDD-0.4
空载时，请注意2
空载时，请注意2
每路输出
除了X1
交流特性（ VDD = 3.3V或5V ，除非另有说明）
V
40
50
75
170
- 500
500
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
2.所有时钟的最高频率。
外部元件
该ICS650需要的外部元件正常工作的最小数目。脱钩
0.01μF的电容应连接在VDD和GND之间（引脚4和6 ，并且销16和14） ，
尽量靠近芯片越好。 33串联终端电阻
也可以使用为每个时钟输出。该
14.31818 MHz的晶体连接在尽量靠近芯片越好。水晶应该是一个
基本模式时，并联谐振，为30ppm或更高（满足以太网规范）。水晶电容器
应该从引脚X1连接到地和X2到地面。这些电容的值由下式给出
下面的公式，其中C
L
是晶体负载电容：水晶瓶盖（PF ） = （C
L
-12 ）× 2，因此，对于一个
晶体具有16pF的负载电容， 2为8pF帽应该被使用。如果一个时钟输入时，把它打入X1
离开X2悬空。
3
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
包装外形和包装尺寸
20引脚SSOP
MILLIMETERS
符号
A
民
1.55
0.203
0.190
8.560
3.810
5.840
最大
1.73
0.305
0.254
8.740
4.000
6.200
0.410
0.016
0.127
0.035
0.250
E
H
b
c
D
E
H
e
h
L
Q
0.635 BSC
D
Q
e
b
c
高x 45
A
L
订购信息
零件/订单号
ICS650R-01
ICS650R-01T
ICS650R-01I
ICS650R-01IT
记号
ICS650R-01
ICS650R-01
ICS650R01I
ICS650R01I
包
20引脚SSOP
20引脚SSOP
20引脚SSOP
20引脚SSOP
航运
管
磁带和卷轴
管
磁带和卷轴
温度
0至70℃
0至70℃
-40到85°C
-40到85°C
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何责任或者其
使用或任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品是
适用于正常的商业用途。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊
不被推荐使用ICS的环境要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS做
没有授权或保证任何ICS的产品用于生命支持设备或关键医疗器械的使用。
4
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
描述
该ICS650-01B是一种低成本，低抖动，高
高性能时钟合成器系统
外设应用。利用模拟/数字
锁相环（PLL）的方法，该装置
接受并联谐振14.31818 MHz晶振
输入以产生多达八个输出时钟。该
设备提供的时钟PCI ， SCSI ，快
以太网，以太网和AC97 。用户可以选择
从多个接口的频率之一，也是
三AC97音频频率。 OE引脚看跌期权
所有输出成板高阻抗状态
水平测试。少产生所有频率
超过一ppm误差，满足SCSI的需求
和以太网时钟。
该ICS650可以面膜定制生产
任何频率从1到150兆赫。
特点
20引脚SSOP的小封装（ QSOP ）
3.3V或5V的工作电压VDD
在所有时钟小于百万分之一误差的合成
廉价14.31818 MHz晶振或时钟输入
提供以太网和快速以太网时钟
提供SCSI时钟
提供PCI时钟
可选的AC97音频时钟
可选的接口时钟
OE引脚三态测试输出
三种可选的时钟频率
职务40/60周期
先进的低功耗CMOS工艺
框图
4
处理器时钟
（快速以太网，
SCSI ， PCI ）
音频时钟
B时钟1
B时钟2
14.31818 MHz的
PSEL1 ： 0
ASEL
BSEL
14.31818 MHz的
水晶
X1
2
产量
卜FF器
时钟
合成
电路
产量
卜FF器
产量
卜FF器
产量
卜FF器
水晶
振荡器
X2
产量
卜FF器
输出使能（所有输出）
1
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
引脚分配
BSEL
X2
X1
VDD
GND
GND
BCLK1
BCLK2
ACLK
PCLK4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
PSEL1
PSEL0
PCLK2
PCLK3
VDD
ASEL
GND
14.318M
PCLK1
OE
处理器时钟频率（MHz ）
PSEL1 PSEL0
PCLK1
PCLK2,3
PCLK4
0
0
25.00
50.00
18.75
0
M
TEST
TEST
TEST
0
1
TEST
TEST
TEST
M
0
40.00
80.00
20.00
M
M
33.3334
66.6667
25.00
M
1
20.00
40.00
25.00
1
0
20.00
33.3334
25.00
1
M
20.00
66.6667
25.00
1
1
低停止所有的时钟，除了BCLK2 。
o
L
B时钟（兆赫）
BSEL
0
M
1
BCLK1
3.688
50
80
BCLK2
4.917
25
40
音频时钟频率（MHz ）
ASEL
0
M
1
ACLK
49.152
24.576
12.288
20引脚（ 150 mil）的SSOP
引脚说明
针＃
1
2
3
4
5
6
7
0 =直接连接到地， 1 =直接连接
至VDD ， M =悬空（浮动）
8
9
10
11
12
13
14
15
16
17
18
19
20
名字
BSEL
X2
X1
VDD
GND
GND
BCLK1
BCLK2
ACLK
PCLK4
OE
PCLK1
14.318M
GND
ASEL
VDD
PCLK3
PCLK2
PSEL0
PSEL1
TYPE
I
XO
XI
P
P
P
O
O
O
O
I
O
O
P
I
P
O
O
I
I
描述
BCLK1和BCLK2选择引脚。确定每个表B的时钟频率之上。
水晶连接。连接到并行模式14.31818 MHz晶振。悬空的时钟。
水晶连接。连接到并行模式14.31818 MHz晶振或时钟。
连接到VDD 。必须是相同的值，其他VDD 。去耦用6脚。
连接到地面。
连接到地面。
BCLK1输出。按每桌上面BSEL引脚决定。
BCLK2输出。按每桌上面BSEL引脚决定。只有时钟活跃，如果PSEL1 ， 0 = 1 。
每桌上面AC97音频时钟输出。
PCLK输出数量4％以上表格。
输出使能。三态低所有输出的时候。
PCLK输出编号1元以上表格。
14.31818 MHz的缓冲参考时钟输出。
连接到地面。
ACLK选择引脚。确定每个表中的音频时钟频率。
连接到VDD 。必须是相同的值，其他VDD 。去耦用14脚。
PCLK输出数量3元以上表格。
PCLK输出数量2％以上表格。
处理器选择引脚＃ 0 。确定在1-4个PCLK每桌以上的频率。
处理器选择引脚＃ 1 。确定在1-4个PCLK每桌以上的频率。
键： I =输入; XO / XI =晶体连接; O =输出; P =电源连接
2
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， VDD = 3.3V或5V
工作电源电流， IDD ，在5V
工作电源电流， IDD ，在3.3V
短路电流， VDD = 3.3
输入电容
输入晶体或时钟频率
输出时钟精度（综合误差）
输出时钟上升时间
输出时钟下降时间
输出时钟占空比
一个西格玛抖动
一个西格玛抖动
绝对时钟周期抖动
注意事项：
条件
参考GND
参考GND
10秒以内
-65
3.0
2
最低
典型
最大
7
VDD+0.5
70
260
150
5.5
0.8
0.4
50
25
±50
7
14.31818
所有时钟
0.8 2.0V
2.0 0.8V
在VDD / 2
除ACLK
ACLK
PCLK ， UCLK ， BCLK
1
1.5
1.5
60
单位
V
V
°C
°C
°C
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
PPM
ns
ns
%
ps
ps
ps
绝对最大额定值（注1 ）
n
-0.5
0
直流特性（ VDD = 3.3V或5V ，除非另有说明）
V
)
选择输入， OE
选择输入， OE
VDD = 3.3V ， IOH = -8mA
2.4
VDD = 3.3V ， IOL = 8毫安
IOH=-8mA
VDD-0.4
空载时，请注意2
空载时，请注意2
每路输出
除了X1
交流特性（ VDD = 3.3V或5V ，除非另有说明）
V
40
50
75
170
- 500
500
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
2.所有时钟的最高频率。
外部元件
该ICS650需要的外部元件正常工作的最小数目。脱钩
0.01μF的电容应连接在VDD和GND之间（引脚4和6 ，并且销16和14） ，
尽量靠近芯片越好。 33串联终端电阻
也可以使用为每个时钟输出。该
14.31818 MHz的晶体连接在尽量靠近芯片越好。水晶应该是一个
基本模式时，并联谐振，为30ppm或更高（满足以太网规范）。水晶电容器
应该从引脚X1连接到地和X2到地面。这些电容的值由下式给出
下面的公式，其中C
L
是晶体负载电容：水晶瓶盖（PF ） = （C
L
-12 ）× 2，因此，对于一个
晶体具有16pF的负载电容， 2为8pF帽应该被使用。如果一个时钟输入时，把它打入X1
离开X2悬空。
3
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
ICS650-01B
系统外设时钟源
包装外形和包装尺寸
20引脚SSOP
MILLIMETERS
符号
A
民
1.55
0.203
0.190
8.560
3.810
5.840
最大
1.73
0.305
0.254
8.740
4.000
6.200
0.410
0.016
0.127
0.035
0.250
E
H
b
c
D
E
H
e
h
L
Q
0.635 BSC
D
Q
e
b
c
高x 45
A
L
订购信息
零件/订单号
ICS650R-01
ICS650R-01T
ICS650R-01I
ICS650R-01IT
记号
ICS650R-01
ICS650R-01
ICS650R01I
ICS650R01I
包
20引脚SSOP
20引脚SSOP
20引脚SSOP
20引脚SSOP
航运
管
磁带和卷轴
管
磁带和卷轴
温度
0至70℃
0至70℃
-40到85°C
-40到85°C
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何责任或者其
使用或任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品是
适用于正常的商业用途。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊
不被推荐使用ICS的环境要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS做
没有授权或保证任何ICS的产品用于生命支持设备或关键医疗器械的使用。
4
修订版041499
印00年11月15日
集成电路系统 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel （ 408 ） 295-9818fax
MDS 650-01B一
QQ：2880707522 复制
