初步信息
ICS548-05A
MP3音频时钟
描述
该ICS548-05是一种低成本，低抖动，高
高性能时钟合成器设计
产生的音频采样率的MP3系统。
使用ICS的专利模拟/数字锁相环
环（PLL ）技术，该装置使用了一个
廉价3.6864 MHz的晶振或时钟输入
正是产生所有流行的音频采样
频率。掉电模式允许芯片
彻底关闭，或PLL和音频
时钟输出必须分别关断。
ICS制造的最大的品种
多媒体时钟合成器的所有应用程序。
咨询ICS消除压控石英振荡器，晶体和
振荡器从您的电路板。
特点
16引脚TSSOP封装
适用于Cirrus Logic的芯片MP3
替代多个振荡器
3.3V （将工作低至2.7V ）或5V操作
使用廉价的3.6864 MHz的晶振或
时钟输入
支持32千赫， 44.1千赫， 48千赫和96千赫
音频采样率
提供128fs和256fs的时钟
零ppm的综合误差
包括关机功能
先进的，低功耗，亚微米CMOS工艺
框图
S3:S0
REFEN
PDCLK
X1
4
锁相环/时钟
合成
电路
产量
卜FF器
CLK
3.6864兆赫
晶振或时钟
水晶
振荡器
X2
产量
卜FF器
REFOUT
选购液晶电容
MDS 548-05交流
1
修订版032900
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
初步信息
ICS548-05A
MP3音频时钟
引脚分配
输出时钟选择表
S3
7针
0
0
1
1
1
1
1
1
1
1
S2
S1
S0
输入（兆赫）
CLK （兆赫）
针8针12针13
引脚1 （ 16 ）
9针
0
1
0
3.6864
2.8224
0
1
1
3.6864
3.072
0
0
0
3.6864
4.096
0
0
1
3.6864
5.6448
0
1
0
3.6864
6.144
0
1
1
关闭PLL和停止CLK低
1
0
0
3.6864
8.192
1
0
1
3.6864
11.2896
1
1
0
3.6864
12.288
1
1
1
3.6864
2.048
ICS548-05A
X1/ICLK
VDD
VDD
REFEN
GND
GND
S3
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
DC
REFOUT
S0
S1
PDCLK
DC
CLK
16引脚TSSOP
掉电时钟选择表
REFEN
引脚4
0
0
1
1
PDCLK
引脚11
0
1
0
1
掉电模式的选择
整个芯片处于关闭状态。
PLL和CLK输出来看， REFOUT低。
REFOUT运行， PLL关闭， CLK低。
所有正在运行。
KEY：
0 =直接连接到GND
1 =直接连接到VDD
引脚说明
数
1
2, 3
4
5, 6
7
8
9
10, 15
11
12
13
14
16
名字
X1/ICLK
VDD
REFEN
GND
S3
S2
CLK
DC
PDCLK
S1
S0
REFOUT
X2
TYPE
XI
P
I
P
I
I
O
-
I
I
I
O
XO
描述
水晶连接。连接至3.6864 MHz的晶振或输入时钟。
连接到+ 3.3V或+ 5V 。所有VDDS必须相同。
参考时钟使能。请参见上表。
连接到地面。
频率选择引脚3.确定时钟输出每桌上面。
频率选择引脚2.确定时钟输出每桌上面。
音频时钟输出S0 - S3的状态设置。请参见上表。
不连接。不要连接任何东西到这些引脚。
掉电时钟。请参见上表。
频率选择引脚1.确定时钟输出每桌上面。
频率选择引脚0确定时钟输出每桌上面。
缓冲3.6864 MHz振荡器输出时钟。受控于REFEN 。
水晶连接。连接至3.6864 MHz晶体，或悬空的时钟。
键： I =输入; O =输出; P =电源连接;十一， XO =水晶连接
输入引脚S3 ： S0缺乏上拉，因此不能悬空。直接连接到VDD或GND 。对于
时钟输入，输入连接到X1和X2留下悬空（浮动） 。
MDS 548-05交流
2
修订版032900
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
初步信息
ICS548-05A
MP3音频时钟
典型
最大
7
VDD+0.5
70
260
150
5.5
VDD/2
VDD/2
(VDD/2)-1
0.8
单位
V
V
°C
°C
°C
V
V
V
V
V
V
V
V
mA
A
mA
pF
PPM
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
核心工作电压（VDD）
输入高电压， VIH ， X1 / ICLK引脚
输入低电压， VIL ， X1 / ICLK引脚
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， CMOS电平
工作电源电流， IDD
掉电电源电流， IDDPD
短路电流
输入电容
频率合成错误
条件
参考GND
参考GND
10秒以内
-65
2.7
(VDD/2)+1
2
IOH=-12mA
IOL=12mA
IOH=-4mA
空载
空载
CLK输出
S0，S1， S2，S3， PDCLK
所有选择
2.4
0.4
VDD-0.4
4
5
±50
7
0
最低
绝对最大额定值（注1 ）
-0.5
0
直流特性（ VDD = 3.3V除非另有说明）
只有时钟输入
只有时钟输入
交流特性（ VDD = 3.3V除非另有说明）
输入晶体或时钟频率
3.6864
兆赫
输出时钟上升时间
0.8 2.0V
2
ns
输出时钟下降时间
2.0 0.8V
2
ns
输出时钟占空比
在VDD / 2
40
50
60
%
启动时间
VDD = 3V至CLK稳定
10
ms
最大绝对抖动，短期
±250
ps
一个西格玛抖动
70
ps
注： 1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
外部组件/应用信息
该ICS548-05需要的外部元件正常工作的最小数目。去耦
0.01μF的电容被连接到VDD和GND之间的引脚3和5 ，尽量靠近
ICS548-05越好。其他VDDS可以连接到引脚3的33串联终端电阻
五月
用于每个时钟输出。如果REFOUT没有被使用，那么REFEN应连接到地。该
输入晶体连接在尽量靠近芯片越好。输入晶体应该是根本
模式，并联谐振。对于输出频率的精确的精度，该晶体可以用两个调谐
相同的电容接地，如图所示的框图。这两个晶体帽的值应该是
等于（三
L
-6） * 2 ，其中C
L
是晶体负载（或相关）的电容。
MDS 548-05交流
3
修订版032900
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
初步信息
ICS548-05A
MP3音频时钟
包装外形和包装尺寸
（对于目前的尺寸规格，请参阅JEDEC发布第95号）
16引脚TSSOP
英寸
符号最小值
最大
A
--
0.047
A1
0.002 0.006
b
0.007 0.012
c
0.0035 0.008
D
0.193 0.201
e
0.025 BSC
E
0.252 BSC
E1
0.169 0.177
L
0.018 0.030
MILLIMETERS
民
最大
--
1.19
0.05
0.15
0.18
0.30
0.09
0.20
4.90
5.11
0.65 BSC
6.40 BSC
4.29
4.50
0.46
0.76
E1
E
指数
区域
1
2
D
A1
e
b
c
A
L
订购信息
零件/订单号
ICS548G-05
ICS548G-05T
记号
548G-05
548G-05
运输包装
管
磁带和卷轴
包
16引脚TSSOP
16引脚TSSOP
温度
0-70 °C
0-70 °C
虽然这里介绍的信息已被检查准确性和可靠性，集成电路系统公司（ ICS）不承担任何责任或者其
使用或任何第三方专利或其他权利，这将导致其使用的侵权行为。没有任何其他电路，专利或许可。本产品是
适用于正常的商业用途。任何其他应用程序，如那些需要扩展级温度范围，高可靠性，或其他特殊
不被推荐使用ICS的环境要求，无需额外处理。 ICS保留更改任何电路或规格，恕不另行通知。 ICS做
没有授权或保证任何ICS的产品用于生命支持设备或关键医疗器械的使用。
MDS 548-05交流
4
修订版032900
集成电路系统公司 525赛街圣何塞 CA 95126 （ 408 ） 295-9800tel www.icst.com
QQ：2881677436 复制
