ICS487-25
四PLL数字电视
描述
该ICS487-25产生五个高品质，
高频时钟输出。它被设计来取代
晶体和晶体振荡器在数字电视的应用。
使用ICS专利的锁相环（ PLL ）
技术中，该装置从一个较低的频率运行
晶振或时钟输入。
因为零ppm的频率合成误差
上的音频时钟，音频将保持锁定到
视频。
特点
封装采用16引脚TSSOP
可提供无铅封装
代替多个晶体和振荡器
输入晶体或27MHz的时钟频率
零ppm的频率合成误差
45/55占空比
3.3 V工作电压
先进的低功耗CMOS工艺
框图
VDD
3
2
S1:0
PLL1
ACLK
20M
PLL2
48M
PLL3
33.0M
27兆赫
时钟或
水晶
输入
X1/ICLK
X2
水晶
振荡器/
时钟
卜FF器
PLL4
24.576M
外部电容器
可能需要。
3
GND
PDTS
（所有输出和PLL ）
MDS 487-25一
我新台币如RA TE 巡回 UIT S YS吨EM
l
1
52 5赛应力状态吨，萨圣何塞，加利福尼亚州95 126
l
修订版050604
电话：（ 08 4 ） 297-1 201
l
瓦特WW 。 I C S T 。 C 0米
ICS487-25
四PLL数字电视
引脚分配
X1/ICLK
S0
S1
48M
VDD
GND
20M
24.576M
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
VDD
PDTS
GND
VDD
GND
33.0M
ACLK
ACLK输出选型表
S1
0
0
1
1
S0
0
1
0
1
ACLK （兆赫）
18.432
16.9344
12.288
18.432
注意：当S1和S0被切换时，所有其它输出
时钟将在整个过渡保持稳定。
16引脚（ 173 mil）的TSSOP
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
X1/ICLK
S0
S1
48M
VDD
GND
20M
24.576M
ACLK
33.0M
GND
VDD
GND
PDTS
VDD
X2
针
TYPE
输入
输入
输入
产量
动力
动力
产量
产量
产量
产量
动力
动力
动力
输入
动力
输入
引脚说明
水晶连接。连接到27 MHz的晶振或时钟输入。
选择引脚0确定ACLK输出频率每桌上面。
内部上拉电阻。
选择引脚1.确定ACLK输出频率每桌上面。
内部上拉电阻。
48 MHz的CLCOK输出。内部弱上拉下来的时候三态。
连接至+3.3 V.
连接到地面。
20MHz的时钟输出。内部弱上拉下来的时候三态。
24.576 MHz的时钟输出。内部弱上拉下来的时候三态。
音频时钟输出。由表确定以上。内部弱
下拉时，三态
33.0 MHz的时钟输出。内部弱上拉下来的时候三态。
连接到地面。
连接至+3.3 V.
连接到地面。
关断整个芯片和三态输出低电平时。国内
上拉电阻。
连接至+3.3 V.
连接27 MHz晶振或浮动的时钟输入。
MDS 487-25一
集成的次区域协调IT系统
l
2
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS487-25必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-6 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个晶体电容器将是20
pF的〔 （ 16-6 ）×2 〕 = 20 。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
（如果需要的话）应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS487-25 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容器
必须从每一个引脚的X1和X2 ，以进行连接
地面上。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS487-25永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
7V
等级
-0.5 V至VDD + 0.5 V
0至+ 70°C
MDS 487-25一
集成的次区域协调IT系统
l
3
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
项
储存温度
结温
焊接温度
-65到+ 150°C
125°C
260°C
等级
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
0
+3.135
典型值。
+3.3
马克斯。
+70
+3.465
单位
°C
V
DC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ，
环境温度0 + 70°C
参数
工作电压
电源电流
掉电电流
输入高电压
输入低电压
输出高电压
输出高电压
输出低电压
短路电流
输入电容，输入端
额定输出阻抗
内部上拉电阻
内部下拉电阻
符号
VDD
国际直拨电话
IDDPD
V
IH
V
IL
V
OH
V
OH
V
OL
I
OS
C
IN
Z
OUT
R
PU
R
PD
条件
无负载， PDTS = 1
无负载， PDTS = 0
分钟。
3.135
典型值。
3.3
35
20
马克斯。
3.465
单位
V
mA
A
V
2
0.8
I
OH
= -4毫安
I
OH
= -12毫安
I
OL
= 12毫安
时钟输出
±70
5
20
S1，S0 ， PDTS销
时钟输出
360
510
VDD-0.4
2.4
0.4
V
V
V
V
mA
pF
k
k
MDS 487-25一
集成的次区域协调IT系统
l
4
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
AC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ，
环境温度0 + 70°C
参数
输入频率
输出上升时间
输出下降时间
输出时钟占空比
绝对时钟周期抖动
频率合成错误
输出使能时间
输出禁止时间
音频时钟稳定时间
符号
f
IN
t
OR
t
OF
条件
20 ％至80％ ，注1
80 ％至20％ ，注1
在VDD / 2 ，注1
注1
所有输出
分钟。
典型值。
27
1.2
1.0
MAX 。单位
兆赫
ns
ns
55
%
ps
PPM
s
ns
s
45
50
±175
0
250
20
50
t
OE
t
OD
PDTS高输出
锁定到± 1％的
PDTS低到三态
从时间的变化
在S1或S0为止
在输出稳定
±1%
注1：用15 pF负载。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
78
70
68
37
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
标记图
16
9
487G-25
######
YYWW $$
1
注意事项：
1. ######是很多代码。
2. YYWW是最后两位数字的一年，并且周
该部件被装配次数。
8
MDS 487-25一
集成的次区域协调IT系统
l
5
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
描述
该ICS487-25产生五个高品质，
高频时钟输出。它被设计来取代
晶体和晶体振荡器在数字电视的应用。
使用ICS专利的锁相环（ PLL ）
技术中，该装置从一个较低的频率运行
晶振或时钟输入。
因为零ppm的频率合成误差
上的音频时钟，音频将保持锁定到
视频。
特点
封装采用16引脚TSSOP
可提供无铅封装
代替多个晶体和振荡器
输入晶体或27MHz的时钟频率
零ppm的频率合成误差
45/55占空比
3.3 V工作电压
先进的低功耗CMOS工艺
框图
VDD
3
2
S1:0
PLL1
ACLK
20M
PLL2
48M
PLL3
33.0M
27兆赫
时钟或
水晶
输入
X1/ICLK
X2
水晶
振荡器/
时钟
卜FF器
PLL4
24.576M
外部电容器
可能需要。
3
GND
PDTS
（所有输出和PLL ）
MDS 487-25一
我新台币如RA TE 巡回 UIT S YS吨EM
l
1
52 5赛应力状态吨，萨圣何塞，加利福尼亚州95 126
l
修订版050604
电话：（ 08 4 ） 297-1 201
l
瓦特WW 。 I C S T 。 C 0米
ICS487-25
四PLL数字电视
引脚分配
X1/ICLK
S0
S1
48M
VDD
GND
20M
24.576M
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
X2
VDD
PDTS
GND
VDD
GND
33.0M
ACLK
ACLK输出选型表
S1
0
0
1
1
S0
0
1
0
1
ACLK （兆赫）
18.432
16.9344
12.288
18.432
注意：当S1和S0被切换时，所有其它输出
时钟将在整个过渡保持稳定。
16引脚（ 173 mil）的TSSOP
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
针
名字
X1/ICLK
S0
S1
48M
VDD
GND
20M
24.576M
ACLK
33.0M
GND
VDD
GND
PDTS
VDD
X2
针
TYPE
输入
输入
输入
产量
动力
动力
产量
产量
产量
产量
动力
动力
动力
输入
动力
输入
引脚说明
水晶连接。连接到27 MHz的晶振或时钟输入。
选择引脚0确定ACLK输出频率每桌上面。
内部上拉电阻。
选择引脚1.确定ACLK输出频率每桌上面。
内部上拉电阻。
48 MHz的CLCOK输出。内部弱上拉下来的时候三态。
连接至+3.3 V.
连接到地面。
20MHz的时钟输出。内部弱上拉下来的时候三态。
24.576 MHz的时钟输出。内部弱上拉下来的时候三态。
音频时钟输出。由表确定以上。内部弱
下拉时，三态
33.0 MHz的时钟输出。内部弱上拉下来的时候三态。
连接到地面。
连接至+3.3 V.
连接到地面。
关断整个芯片和三态输出低电平时。国内
上拉电阻。
连接至+3.3 V.
连接27 MHz晶振或浮动的时钟输入。
MDS 487-25一
集成的次区域协调IT系统
l
2
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
外部元件
去耦电容
对于任何高性能的混合信号IC，该
ICS487-25必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。
这些水晶瓶盖的值（单位为pF ）应该等于
(C
L
-6 pF的）* 2 。在这个方程，C
L
=晶体负载
电容的单位为pF 。例如：对于一个16 pF的晶体
负载电容，每个晶体电容器将是20
pF的〔 （ 16-6 ）×2 〕 = 20 。
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
（如果需要的话）应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS487-25 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹线（一
常用的走线阻抗） ，放置一个33Ω的电阻
串联在时钟线，尽量靠近时钟输出
销越好。时钟的标称阻抗
输出为20Ω 。
晶体负载电容
该器件晶振连接应包括垫
小电容器从X1到地面和从X2到
地面上。这些电容器用于调节的杂散
电路板的电容相匹配的名义上
所需的晶体负载电容。由于负载
电容只能在此修整增加
过程中，要保持杂散电容到是很重要的
最低用很短的PCB走线（无孔）
晶体和器件之间。水晶电容器
必须从每一个引脚的X1和X2 ，以进行连接
地面上。
绝对最大额定值
上面讲下面列出的收视率可能会导致该ICS487-25永久性损坏。这些评价，
这对于ICS商业额定零件标准值，只是应力额定值。功能操作
该设备在这些或以上的任何其他条件的业务部门所标明
规格是不是暗示。暴露在绝对最大额定值条件下长时间可以
影响产品的可靠性。电气参数只能在推荐工作保障
温度范围。
项
电源电压（VDD）
所有输入和输出
工作环境温度
7V
等级
-0.5 V至VDD + 0.5 V
0至+ 70°C
MDS 487-25一
集成的次区域协调IT系统
l
3
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
项
储存温度
结温
焊接温度
-65到+ 150°C
125°C
260°C
等级
推荐工作条件
参数
工作环境温度
电源电压（相对于GND测量）
分钟。
0
+3.135
典型值。
+3.3
马克斯。
+70
+3.465
单位
°C
V
DC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ，
环境温度0 + 70°C
参数
工作电压
电源电流
掉电电流
输入高电压
输入低电压
输出高电压
输出高电压
输出低电压
短路电流
输入电容，输入端
额定输出阻抗
内部上拉电阻
内部下拉电阻
符号
VDD
国际直拨电话
IDDPD
V
IH
V
IL
V
OH
V
OH
V
OL
I
OS
C
IN
Z
OUT
R
PU
R
PD
条件
无负载， PDTS = 1
无负载， PDTS = 0
分钟。
3.135
典型值。
3.3
35
20
马克斯。
3.465
单位
V
mA
A
V
2
0.8
I
OH
= -4毫安
I
OH
= -12毫安
I
OL
= 12毫安
时钟输出
±70
5
20
S1，S0 ， PDTS销
时钟输出
360
510
VDD-0.4
2.4
0.4
V
V
V
V
mA
pF
k
k
MDS 487-25一
集成的次区域协调IT系统
l
4
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
ICS487-25
四PLL数字电视
AC电气特性
除非另有说明，否则
VDD = 3.3V ± 5 ％ ，
环境温度0 + 70°C
参数
输入频率
输出上升时间
输出下降时间
输出时钟占空比
绝对时钟周期抖动
频率合成错误
输出使能时间
输出禁止时间
音频时钟稳定时间
符号
f
IN
t
OR
t
OF
条件
20 ％至80％ ，注1
80 ％至20％ ，注1
在VDD / 2 ，注1
注1
所有输出
分钟。
典型值。
27
1.2
1.0
MAX 。单位
兆赫
ns
ns
55
%
ps
PPM
s
ns
s
45
50
±175
0
250
20
50
t
OE
t
OD
PDTS高输出
锁定到± 1％的
PDTS低到三态
从时间的变化
在S1或S0为止
在输出稳定
±1%
注1：用15 pF负载。
热特性
参数
热阻结到
环境
符号
θ
JA
θ
JA
θ
JA
θ
JC
条件
静止的空气中
为1m / s的空气流
3米/秒的空气流
分钟。
典型值。
78
70
68
37
MAX 。单位
° C / W
° C / W
° C / W
° C / W
热阻结到外壳
标记图
16
9
487G-25
######
YYWW $$
1
注意事项：
1. ######是很多代码。
2. YYWW是最后两位数字的一年，并且周
该部件被装配次数。
8
MDS 487-25一
集成的次区域协调IT系统
l
5
525镭CE圣REET ，加利福尼亚州圣何塞， 9512 6
l
修订版050604
电话：（ 408 ） 29 7-120 1
l
W W瓦特I C S T 。 C 0米
QQ：2880707522 复制
