集成
电路
系统公司
ICS1572
用户可编程差分输出图形时钟发生器
描述
该
ICS1572
是一个高性能单片锁相
路（PLL）频率合成器。采用ICS先进
CMOS混合模式技术，
ICS1572
提供了一种低
针对高端视频时钟产生的工作站成本的解决方案
tions和高端PC的应用程序。
该
ICS1572
具有差分视频输出时钟（ CLK +和
CLK- ），它们与行业标准的视频DAC兼容。
另一个时钟输出，负载，提供其频率为
由一个可编程分频器来自于主时钟。一
附加的时钟输出是可用的， LD / N 2 ，其衍生
从负载频率，其弹性模量也可能是
编程。
工作频率是完全可编程的，可直接CON-
控制提供参考分频器，预分频器，反馈分压器
和后分频器。
上是Brooktree RAMDACs流水线延迟的重置可能
根据寄存器的控制来执行。输出也可以被设置
到理想状态，以方便电路板测试。
特点
支持高分辨率的图形 - CLK输出
180兆赫
无需进行多次ECL输出的晶体振荡器
完全可编程合成器功能 - 不只是一个
时钟乘法器
可提供20引脚300mil的宽体SOIC封装
可在这两个平行的（101）和序列（301）
程序版本
电路包括用于是Brooktree RAMDAC管道复位
延迟
应用
工作站
AutoCad的加速器
高端PC图形系统
ICS1572-101引脚
北卡罗来纳州
AD0
XTAL1
XTAL2
频闪
VSS
VSS
负载
LD/N2
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
北卡罗来纳州
AD1
AD2
VDD
VDD
VDDO
IPRG
CLK +
CLK-
北卡罗来纳州
环
滤波器
XTAL1
XTAL2
水晶
振荡器
/R
相位
频率
探测器
收费
泵
VCO
空白
½
EXTFBK
（仅适用于-301 ）
MUX
/M
/A
预分频器
程序设计
接口
MUX
/2
/4
/ N1
反馈分频器
ICS1572-301引脚
差异。
产量
CLK +
CLK
MUX
司机
负载
/ N2
司机
LD/N2
北卡罗来纳州
AD0
XTAL1
XTAL2
频闪
VSS
VSS
负载
LD/N2
北卡罗来纳州
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
北卡罗来纳州
AD1
AD2
VDD
VDD
VDDO
IPRG
CLK +
CLK-
北卡罗来纳州
图1
ICS1572RevC093094
RAMDAC是是Brooktree公司的商标。
ICS1572
概观
该
ICS1572
非常适合于提供所述图形系统
通过高性能的视频DAC所需的时钟信号。
完全可编程的反馈和参考分频器功能
让几乎要生成任意频率，而不仅仅是简单的
基准频率的整数倍。该
ICS1572
采用
最新一代的频率合成技术开发
通过ICS ，完全适用于最苛刻
视频应用。
PLL后分频器
可编程后分频器可以将VCO之间插入
而CLK +和CLK-的输出
ICS1572.
这是非常有用的
在产生的较低的频率，作为VCO的一直
对于高频操作进行了优化。
后分频器允许的选择：
PLL频率合成器描述 -
比例模式
该
ICS1572
它的产生采用相位的输出频率
锁相环技术。所述锁相环（或PLL ）是一个
闭环反馈系统，该系统驱动输出频率
待按比例与参考频率亲
单元提供了PLL （见图1） 。给定频率
通过一个片上晶体振荡器或引用生成
频率可以被施加到
ICS1572
从外部
频率源。
在该框图中所示的相位频率检测器
驱动到一个频率的电压控制振荡器，或VCO ，
这将导致两个输入到相位频率检测器
要匹配的频率和相位。出现这种情况时：
F(
VCO ）
: =
F（ XTAL1 ） 。反馈分频器
参考分频器
VCO频率
VCO频率除以2
VCO频率除以4
内部寄存器位（ AUXCLK ）值
加载时钟分频器
该
ICS1572
有一个附加的可编程分频器
（称为图1中的N 1分频器） ，用于
产生的负荷的时钟频率为视频DAC 。该
这个除法器的模量，可根据设置为3， 4，5， 6，8，或10个
寄存器控制。该分频器的设计允许输出
占空因数为50/50的，即使当被选择的奇数模量。
输入频率，以这种分频器的PLL的输出
上述的后分频器。
数字输入 - ICS1572-101选项
该AD0 - AD3引脚和STROBE引脚用来装载所有
的控制寄存器
ICS1572
（ -101选项）。该AD0 - AD3
和频闪引脚均配备上拉和意志
处于逻辑高电平时，没有连接。它们可以是
驱动标准的TTL或CMOS逻辑系列。
该寄存器的地址被装载时从闭锁
AD0 - AD3引脚通过在DQS引脚上的下降沿。该
数据的寄存器从AD0 - AD3引脚通过一个锁存
在DQS引脚的上升沿。参见图2的时序
图。上电后，该
ICS1572-101
需要32寄存器
器写入新的编程生效。自
只有13个寄存器用于目前，该编程系统
可以执行19“假人”中写道，以解决13或14的COM
完整的序列。
这种表达是准确的;即，输出的精度
频率只取决于提供的基准频率
到零件（假设正确编程分隔） 。
VCO增益是可编程的，其允许在
ICS1572
to
要在所有工作频率最佳性能优化。
参考分频器可被编程为任何模
从1到128的步骤之一。
反馈分压器进行编程的任何模
从37至391步之一。所有甚至从模
392至782 ，也可以通过设置“双规”实现
位，双打反馈分频器模量。反馈
分利用双模分频器技术的
允许可编程计数器在低速运行
在不牺牲分辨率。这是一种改进
传统的固定分频架构，通常IM-
构成因子的四罚（或更大）在这方面。
表1允许“A” & “M”专柜编程的推导
明直接从所需的弹性模量。
2
ICS1572
这使得合成器为被完全编程
之前所需的频率被激活。一旦部分
一直以“解锁”，由32写，编程变得
立即生效。
在数据表中确定的所有寄存器（ 0-9 ， 11 ， 12 & 15 ）
必须写在初始编程。编程
在上电时的寄存器不被初始化，但锁存
这些寄存器输出。锁存器由透明
经过32寄存器写入。如果任何寄存器没有被写入时，
在上电时（随机）的状态将生效。注册
13 & 14物理上是不存在的。注册10确实存在，但
为将来的扩展保留。为了确保兼容性
未来可能修改数据库， ICS建议
所有这三个未使用的地址写入零。
上一个额外的控制引脚
ICS1572-301,
挡片可能
执行两个功能要么。它可以用于禁用
在线路锁定应用相位频率检测器。 Alterna-
疑心，多色引脚可以用作一个同步启动
为VRAM移位时钟产生。参见上节行锁定
运营与VRAM移位时钟产生的细节。
输出说明
差分输出驱动器， CLK +和CLK，是电流 -
模式，其目的是推动在一个终端电阻
互补的方式。输出只吸电流，
与灌电流可编程通过IPRG量
引脚。吸收电流，这是操纵要么CLK +和CLK- ，
在目前的约4倍供给到
IPRG
引脚。对于大多数应用来说，从VDDO一个电阻IPRG将
电流设置为所需的精度。参见图6
输出特性。
在LOAD输出是一个高电流的CMOS型驱动器，其
频率是由一个可编程分频器，可以控制
选择为3的模数，4，5 ，6，8 ，或10，这也可能是
根据寄存器的控制抑制。
该LD / N2输出大电流的CMOS型驱动器，其
频率是由负载输出导出的。在可编
BLE模量可在步骤1的范围从1到512 。
ICS1572-101寄存器加载
5
频闪
1
AD0-AD3
2
3
数据有效
4
地址有效
图2
数字输入 - ICS1572-301选项
的编程
ICS1572-301
串行执行
通过使用DATCLK ，DATA和HOLD 引脚加载
内部移位寄存器。
数据移入寄存器上的上升沿
DATCLK 。在HOLD 引脚上的逻辑值被锁在
同一时间。当HOLD 为低电平时，移位寄存器可
无干扰的操作装
ICS1572.
当
高时，移位寄存器的输出被传输到控制
寄存器，新的编程信息变得AC-
略去。通常，高水平的应放在对HOLD
引脚当最后一个数据位被提出。参见图3为
编程序列。
ICS1572-301寄存器加载
8
DATCLK
6
数据
HOLD
7
DATA_2
DATA_56
流水线延迟复位功能
该
ICS1572
实现所需的时钟序列
复位是Brooktree的RAMDAC的流水线延迟。这个SE-
quence可以通过设置适当的寄存器位来生成
（ DACRST ）为逻辑1，然后复位为逻辑0 。
当改变频率，最好是允许500 MI-
后的新的频率被选择以激活croseconds
复位功能。该合成器的输出频率应
是在这一点上的视频DAC ，正确不够稳定
执行它的复位序列。参见图4的图
流水线延迟复位序列。
流水线延迟复位时序
频闪
or
DATCLK
CLK +
DATA_1
10
9
11
T
CLK
负载
12
科幻gure 3
3
图4
ICS1572
参考振荡器和晶体
选择
该
ICS1572
有电路板上实现皮尔斯
振荡器，只添加一个外部元件，一对
石英晶体。皮尔斯振荡器工作在晶体中反
（也称为并联）共振模式。看到AC字符
开创性意义的有效的容性负载，指定何时
订货晶体。
串联谐振的晶体，也可以与所使用的
ICS1572.
要知道，振荡频率会稍高
比印在罐（通常频率0.025-
0.05%).
作为锁相环的整个操作取决于
有一个稳定的基准频率，我们建议
水晶可以作为紧密安装尽可能的包。避免
路由选择的数字信号或
ICS1572
下面输出或
附近的这些痕迹。还期望到地的晶体可以
到接地平面，如果可能的话。
如果外部基准频率源是能够与所使用的
ICS1572,
它是无抖动是重要的。日升
下降的信号的边缘应该是快速，无噪音的
最好的结果。
环路相位被锁定在XTAL1的下降沿
输入信号。
ICS1572-101
该
ICS1572-101
支持相位检测器
通过一个特殊的控制方式禁用。当
PDRSTEN （相位检测器复位使能）位
组，一个高级别上AD3将禁用PLL
锁定。
ICS1572-301
该
ICS1572-301
支持相位检测器
通过BLANK引脚禁用。当
PDRSTEN位被设置，一个高级别上的
空白的输入将禁用PLL锁定。
外部反馈操作
该
ICS1572-301
选项还支持列入的
外部计数器PLL的反馈分频器。此模式
是必须“强制同步”，以图文系统很有用
外部视频源。
当EXTFBEN位被设置为逻辑1时，相位 - 频率
探测器将使用EXTFBK引脚用作反馈输入。该
环路相位将被锁定到的信号的上升沿
施加到EXTFBK输入。
VRAM移位时钟发生器
该
ICS1572-301
选件支持VRAM移位时钟发生器
化和中断。通过编程N2反分裂
由图1， LD 2 / N 2的输出成为负荷的重复
输出。当SCEN位被置位，对LD 2 / N 2的输出可以是
同步地开始，并通过空白销停止。当
空白高，对LD 2 / N 2将自由运行，并在相
用LOAD 。当BLANK为低电平时， LD / N2输出
停在一个较低的水平。参见图5的一个图
序列。请注意，这个使用空白销排除其使用
相比较禁用（见行锁定操作） 。
行锁定操作
该
ICS1572
支持行锁定时钟应用程序由AL-
降脂的负荷（N ）和N 2分频器链充当
反馈分频器的PLL 。
在N1和N2分频器链允许大得多的弹性模量
比PLL自身的反馈分频器来实现的。另外，
在N 2计数器的输出是可访问片外供perform-
荷兰国际集团的图形系统，在必要的水平复位。
此模式下，控制寄存器（ ALTLOOP位）设置。该
参考分频器（R计数器）设置1在此模式来划分，
和外部视频的水平同步信号将被供给
到XTAL1输入。该合成器的输出频率
随后将：
F
（CLK）
： = F （ XTAL1 ） 。 N1 。 N2。
通过使用相位检测器的硬件禁用模式下，PLL
可以对自由运行在垂直间隔的开始
外部的视频，并且可以在其完成重新激活。
VRAM移位时钟控制
空白
负载
LD/N2
图5
4
ICS1572
上电初始化
该
ICS1572
有一个内部上电复位电路， per-
形成了如下功能：
1 ）将多路传递的参考频率
到CLK +和CLK-输出。
2 ）选择N 1分频器的模量（对于
负荷时钟）为4。
这些功能应该让大多数图形初始化
不能立即为寄存器编程系统
明在系统上电。
因为上电复位电路是在V DD电源，并
因为供水过滤，必须小心，以允许
重新编程之前去断言。一个非常保险的原则是
让20微秒后， VDD电源达到4伏。
鉴相器增益：对于大多数图形应用程序和
分频器范围，集合P [1,0] = 10，设定P [ 2] = 1。在
某些情况下，设定为P [2]位“上的”能降低
抖动。过程1572的操作以精确的倍数
晶振频率， P [ 2 ]位= 0可以提供最佳的抖动
性能。
电路板测试支持
通常期望以静态控制输出的电平
引脚电路板测试。该
ICS1572
通过支持该
寄存器编程模式， AUXEN 。当该模式是
设置两个寄存器位直接控制的逻辑电平
CLK + / CLK-引脚和LOAD引脚。这个模式被激活
当S [ 0]和S [ 1 ]位均设置为逻辑1。请参阅注册
映射的详细信息。
电源和解耦
编程注意事项
VCO频率范围：使用后分频器，以保持
VCO频率尽可能高，其操作内
范围内。
分频器范围：适用于正常情况下最好的结果（即，
像素时钟产生的高分辨率显示器） ，保持为参考
EnCE的除法器模量尽可能的短（为一个频率
在参考分频器在几百输出
kHz到几MHz的范围内）。如果你需要去到一个较低的
相位比较器的参考频率（通常需要
对于增加的频率准确度） ，也就是可以接受的，但
抖动性能会受到一定程度。
VCO增益编程：使用最小增益其
可以可靠地实现对VCO频率所需的，如图
在这里：
VCO增益
4
5
6
7
最大频率
120兆赫
200兆赫
230兆赫
*
该
ICS1572
有两个VSS引脚封装减少的影响
电感。这两个引脚连接到相同的电位上
模具（接地总线）。这两个引脚应连接
到视频板的接地平面作为靠近封装
为可能。
该
ICS1572
具有VDDO销这是5伏电源
电源所有输出驱动器。该引脚应连接到
电源平面（或总线），使用标准的高频decou-
耦做法。也就是说，电容应具有低串联电感
tance并安装在靠近
ICS1572.
VDD引脚是电源引脚的PLL合成器
电路和其他较低的电流数字功能。 。我们建议
修补的RC退耦或齐纳调节提供了
此销（如图中建议的应用电路） 。
这将允许PLL来“跟踪”，通过电源
波动没有明显的影响。参见图7为典型的
外部电路。
*特殊应用。联系厂方上述定制产品
230兆赫。
图6
5
QQ：2880707522 复制
