IC41C1665
IC41LV1665
文档标题
64K X16位动态RAM与快速页面模式
修订历史
版本号
0A
历史
最初的草案
草案日期
十月17,2001
备注
所附的说明书是由ICSI提供。集成电路解决方案公司保留更改规格的权利和
产品。 ICSI会回答有关设备的问题。如果您有任何疑问，请联系ICSI办事处。
集成电路解决方案公司
DR031-0A 2001年10月17日
1
IC41C1665
IC41LV1665
64K ×16 （ 1兆位）动态RAM
与快速页面模式
特点
描述
该
ICSI
IC41C1665和IC41LV1665是65,536 X 16
快速访问和周期时间
位高性能CMOS动态随机存取
TTL兼容的输入和输出
内存。快速页模式允许256个随机访问
刷新间隔： 256次/ 4毫秒
访问周期单列短至12毫微秒内
每个16位的字。的字节写入控制的，上部和下部
刷新方式：
RAS -只， CAS先于RAS
字节，使这些器件非常适合用于16位， 32位全
（ CBR ） ，隐藏
数据总线系统。
JEDEC标准引脚
这些特性使得IC41C1665和IC41LV1665
单电源供电：
理想地适用于高频段宽度的图形，数字信号
- 5V ±10 ％ （ IC41C1665 ）
处理，高性能计算系统，并
外设应用。
- 3.3V±10 ％ （ IC41LV1665 ）
该IC41C1665和IC41LV1665被包装在40-
通过字节写和字节读取操作
销， 400mil SOJ和TSOP -2。
两
CAS
可提供40引脚SOJ和TSOP- 2
关键时序参数
参数
-25
-30
30
9
16
20
55
-35
35
10
18
23
65
-40
40
11
20
25
75
单位
ns
ns
ns
ns
ns
马克斯。
RAS
访问时间（吨
RAC
)
25
马克斯。
CAS
访问时间（吨
CAC
)
8
马克斯。列地址访问时间（t
AA
) 12
分钟。快速页模式周期时间（t
PC
)
15
销刀豆网络gurations
40引脚TSOP- 2
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
1
2
3
4
5
6
7
8
9
10
40
39
38
37
36
35
34
33
32
31
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
分钟。读/写周期时间（T
RC
)
43
40引脚SOJ
VCC
I/O0
I/O1
I/O2
I/O3
VCC
I/O4
I/O5
I/O6
I/O7
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
NC
LCAS
UCAS
OE
NC
A7
A6
A5
A4
GND
引脚说明
A0-A7
I/O0-I/O15
WE
OE
RAS
UCAS
LCAS
VCC
GND
NC
地址输入
数据输入/输出
写使能
OUTPUT ENABLE
行地址选通
上塔地址
频闪
较低的列地址
频闪
动力
地
无连接
NC
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
25
24
23
22
21
NC
LCAS
UCAS
OE
NC
A7
A6
A5
A4
GND
NC
WE
RAS
NC
A0
A1
A2
A3
VCC
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
DR031-0A 2001年10月17日
IC41C1665
IC41LV1665
真值表
功能
待机
阅读：字
阅读：低字节
阅读：高字节
写：字（早期写）
写：低字节（早期写）
写：高字节（早期写）
读 - 写
(1,2)
隐藏刷新
2)
RAS-只
刷新
CBR刷新
(3)
RAS
H
L
L
L
L
L
L
L
阅读L→H → L
写L→H → L
L
→ L
UCAS LCAS
H
H
L
L
L
H
H
L
L
H
L
L
L
H
L
L
L
H
L
L
L
L
H
L
WE
X
H
H
H
L
L
L
→ L
H
L
X
X
OE
X
L
L
L
X
X
X
L-H
L
X
X
X
地址吨
R
/t
C
X
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / NA
X
I / O
高-Z
D
OUT
低字节，D
OUT
高字节，高Z
低字节，高Z
高位字节，D
OUT
D
IN
低字节，D
IN
高字节，高Z
低字节，高Z
高位字节，D
IN
D
OUT
, D
IN
D
OUT
D
IN
高-Z
高-Z
注意事项：
1.这些写入周期也可能是字节写周期（无论是
LCAS
or
UCAS
活性） 。
2.这些读周期也可能是字节读周期（无论是
LCAS
or
UCAS
活性） 。
3.至少一个两个CAS信号必须是活动的（LCAS或
UCAS ） 。
4
集成电路解决方案公司
DR031-0A 2001年10月17日
IC41C1665
IC41LV1665
功能说明
该IC41C1665和IC41LV1665是CMOS DRAM的
用于高速带宽，低功率应用进行优化。
在读或写周期，每个位是唯一
通过16位地址寻址。这些输入
9位（ A0- A7）的时间。行地址被锁存在
行地址选通（RAS）的。列地址被锁存
由列地址选通（CAS） 。
RAS
用来锁存
第8位，并
CAS
用于锁存后者8
位。
该IC41C1665和IC41LV1665有两个
CAS
控制，
LCAS
和
UCAS 。
该
LCAS
和
UCAS
内部输入
生成
CAS
以相同的方式起作用的信号，以
单
CAS
输入的其他64K ×16的DRAM 。关键
不同的是，每
CAS
控制其相应的I / O
三态逻辑（与结合
OE
和
WE
和
RAS ） 。
LCAS
控制I / O0 - I / O7和
UCAS
控制I / O8 - I / O15 。
该IC41C1665 / IC41LV1665
CAS
函数由下式确定
第一
CAS
（ LCAS或
UCAS ）
过渡LOW和最后一个
转换回HIGH 。两
CAS
控制给
IC41C1665两个字节读和字节写周期
的能力。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的或
下降沿之前
CAS
or
WE ，
为准过去。
刷新周期
保留数据， 256刷新周期需要在每
4毫秒的时间。有两种方法来刷新存储器：
1.计时每256行地址（ A0通过
A7 ）与
RAS
至少每4毫秒。任何读，写，
读 - 修改 - 写或
RAS-只
周期刷新AD-
穿着一行。
2.使用
CAS先于RAS
刷新周期。
CAS先于RAS
刷新由下降沿激活
RAS ，
而
控股
CAS
低。在
CAS先于RAS
刷新周期，一
内部的8位计数器提供的行地址和
外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据访问
或设备的选择是允许的。因此，输出保持在
高阻态循环过程中。
存储周期
内存循环是通过将启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或中止
最低吨前
RAS
时间已经过期。必须在新的周期
未开始，直到最小的预充电时间t
RP
, t
CP
有
已过。
POWER- ON
应用在V后
CC
供应的初始暂停
200 μs的需要之后至少8初始化
包含循环周期（任意组合
RAS
信号）。
上电过程中，则建议
RAS
跟踪与V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。列
地址必须持有经t指定的最小时间
AR
.
数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OE
是
所有的满足。其结果是，在存取时间是依赖于
定时这些参数之间的关系。
集成电路解决方案公司
DR031-0A 2001年10月17日
5
QQ：2881677436 复制
