IBM0418A81DLAB IBM0436A81DLAB
IBM0418A41DLAB IBM0436A41DLAB
8MB （ 256Kx36 & 512x18 ）和4Mb的（ 128Kx36 & 256Kx18 ） SRAM
SRAM特点
晚写
迟写功能可以用于写数据到被注册的一个周期的地址和控制后。此功能
从读会写操作时，消除了一个总线周转周期，必要的。后期写的
通过缓冲写地址和数据，以便下一个写操作期间发生，写操作完成
周期。当一个读周期后出现一个写周期，地址和写入数据的信息被存储tempo-
rarily在保持寄存器。在第一个写周期之前的读取周期中， SRAM阵列将
更新的保持寄存器地址和数据。读周期的地址被监视，以确定
如果读出的数据要被从SRAM阵列或写入缓冲器供给。 SRAM阵列的旁路
发生在逐字节的基础。当只有一个字节是在写周期写入，从最后的读数据
写入地址将具有写入缓冲区的新字节数据和剩余的字节从SRAM阵列。
模式控制
模式控制引脚M1和M2用来选择四种不同的JEDEC标准读协议。该SRAM
支持单时钟，管道（ M1 = V
SS
， M2 = V
DD
） 。本说明书仅介绍单时钟管道
功能。模式控制输入必须设置开机且必须SRAM运行过程中不会改变。
此SRAM被仅在管道模式进行测试。
睡眠模式
睡眠模式是通过切换同步信号的ZZ高启用。当SRAM处于睡眠模式时，输出
看跌期权会去高阻状态和SRAM将吸引待机电流。 SRAM的数据将被保留，并一
恢复时间（t
ZZR
）的SRAM恢复正常运行之前需要。
RQ可编程阻抗
一个外部电阻RQ ，必须连接的ZQ引脚之间的SRAM和V
SS
以允许
SRAM能够调整其输出驱动器阻抗。 RQ的值必须是拟行tbdX价值
阻抗由SRAM驱动。 RQ的允许范围，以保证阻抗匹配是间
175Ω和350Ω ，在可编程阻抗输出驱动器DC电气煤焦描述的宽容
第9页上的RQ电阻应不超过两英寸远的地方放置在离ZQ球在Cucumis Sativus查阅全文
SRAM模块。总的外部电容（包括接线）看到的ZQ球应尽量减少
（小于7.5 pF）的。
可编程阻抗和电要求
输出驱动器阻抗的定期调整是必要的，因为阻抗有很大的影响
漂移在电源电压和温度。一个评估时每64个时钟周期，每个评价
可移动驱动器的输出阻抗值只有一步一步朝着最佳状态的时候。输出
驱动器具有32个不同的二进制加权步骤。输出驱动器的阻抗发生更新时
SRAM是高阻抗。写和取消操作将同步切换SRAM流入和流出的高
因此， Z，触发更新。用户可以选择通过提供一种G以调用异步更新
建立和保持有关在K时钟，以保证适当的更新。没有电的要求
该SRAM ;然而，为了保证最佳的输出驱动器阻抗电后，该SRAM需要4096
接着是低Z到高阻过渡时钟周期。
上电和断电排序
电源设备需要被供电向上的顺序如下： V
DD
, V
DDQ
, V
REF
和投入。上电
倒排序必须是相反的。 V
DDQ
可以允许超过V
DD
由不超过0.6V以上。
crrh3319.08
02/01
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第25 5
QQ：2881677436 复制
