【HYS 72Vx3xxGR - 8PC100 SDRAM注册模块3.3 V 168针SDRAM注册模】,IC型号HYS72V64300GR-8,HYS72V64300GR-8 PDF资料,HYS72V64300GR-8经销商,ic,电子元器件-51电子网

HYS 72Vx3xxGR - 8

PC100 SDRAM注册模块

3.3 V 168针SDRAM注册模块

256 MB ， 512 MB & 1 GB的密度

168引脚JEDEC标准，已注册8字节

双列直插式SDRAM模块的服务器

使用内存主内存的应用

频率高达100MHz

一个银行32M

×

72和64M

×

72

组织，两张银行128M

×

72

组织

非常低的优化ECC应用

输入电容

编程潜伏期：

CL

2

t

RCD

t

RP

可编程CAS延迟，突发长度，

和包裹序列（序列&

交错）

自动刷新（ CBR）和自刷新

所有输入和输出都是LVTTL兼容

串行存在检测为E

2

舞会

利用SDRAM的在TSOPII -54封装

与寄存器和PLL.The两张银行模块

采用堆叠TSOP54封装。

卡片尺寸： 133.35毫米

×

43.18毫米与

金触点垫（ JEDEC MO- 161 ）

这些注册的DIMM模块的支持

在“注册”和“缓冲”的运作模式

2

单+ 3.3 V （

±

0.3 V ）电源

性能：

-8

操作模式

f

CK

t

CK

t

AC

单位

兆赫

ns

注册

100

10

6

缓冲

66

15

6

时钟频率（最大）

时钟周期时间（min 。）

时钟存取时间（最大）

该HYS 72Vx3xxGR - 8系列是业界标准的168引脚8字节的双列直插式内存模块

（ DIMM）的该组织为32M

×

72, 64M

×

72 & 128M

×

72高速存储阵列

设计有同步DRAM（SDRAM ）的ECC应用。所有的控制和地址

信号被登记在-DIMM的设计集成了PLL电路的时钟输入。利用

的一个板上寄存器减小的电容负载上的输入信号，而是由一个周期延迟

在到达SDRAM器件。去耦电容器被安装在PC板上。安装DIMM

使用串行存在检测方案通过一个串行执行é

2

使用PROM的2针I

2

C

协议。第128个字节是由该DIMM制造利用与第二128字节是

提供给最终用户。所有英飞凌168针的DIMM提供一种高性能的，灵活的8字节

接口在133.35毫米长的足迹。 PCB板基于最新的行业PC133 / PC100

标准的Gerber文件。除了标准的PC100的应用程序，该模块系列适用于

应用注册的DIMM模块都在67 MHz的内存使用的“缓冲模式”

总线速度。

在网络连接霓虹灯技术

1

9.01

HYS 72Vx3xxGR - 8

PC100 SDRAM注册模块

订购信息

TYPE

HYS 72V32301GR - 8

合规

CODE

描述

SDRAM组件

128兆比特（4个）

HYB39S128400CT-7.5

与trp< = 15ns的

256兆位（4个）

HYB39S256400CT-7.5

与trp< = 15ns的

256兆比特（4个叠）

HYB39S256400CT-7.5

与trp< = 15ns的

PC100-222-622R一家银行256 MB

注册。 DIMM

PC100-222-622R一家银行512 MB

注册。 DIMM

PC100-222-622R两张银行1 GB的

注册。 DIMM

HYS 72V64300GR - 8

HYS 72V128320GR - 8

注：所有的部件号结束与一个地方代码（未示出），指定的模具修改。请教

工厂目前的修订版本。例如： HYS 72V64300GR -8 -C2 ，表示版本的C2金属模具

用于SDRAM组件。

在网络连接霓虹灯技术

2

9.01

HYS 72Vx3xxGR - 8

PC100 SDRAM注册模块

引脚定义和功能

A0 - A11 ， A12地址输入

BA0 ， BA1

DQ0 - DQ63

银行选择

数据输入/输出

DQMB0 - DQMB7数据面膜

CS0 - CS3

雷杰* ）

芯片选择

注册启用

“H”或N.C =注册模式

为“L” =缓冲模式

CB0 - CB7

RAS

CAS

WE

CKE0

校验位（ X72组织只）

V

DD

行地址选通

列地址选通

读/写输入

时钟使能

电源（ + 3.3V）

地

时钟设备检测

串行数据输出

无连接

–

V

SS

SCL

SDA

北卡罗来纳州

–

CLK0 - CLK3时钟输入

*）注意：两种操作模式是由该模块系列支持

地址格式

组织密度SDRAM的内存

银行

256 MB 32M

×

72

512 MB 64M

×

72

1 GB

128M

×

72

1

2

32M

×

4

64M

×

4

64M

×

4

排名第

＃行/银行/刷新周期间隔

SDRAM的柱位

18

36

12/2/11

13/2/11

4k

8k

64毫秒15.6

s

64毫秒7.8

s

64毫秒7.8

s

引脚配置

PIN ＃符号

1

2

3

4

5

6

7

8

9

10

11

12

13

针＃

43

44

45

46

47

48

49

50

51

52

53

54

55

符号

针＃

85

86

87

88

89

90

91

92

93

94

95

96

97

符号

针＃

127

128

129

130

131

132

133

134

135

136

137

138

139

符号

V

SS

DQ0

DQ1

DQ2

DQ3

V

SS

DU

CS2

DQMB2

DQMB3

DU

V

SS

DQ32

DQ33

DQ34

DQ35

V

SS

CKE0

CS3

DQMB6

DQMB7

北卡罗来纳州

V

DD

DQ4

DQ5

DQ6

DQ7

DQ8

V

DD

DQ36

DQ37

DQ38

DQ39

DQ40

V

DD

北卡罗来纳州

CB2

CB3

V

DD

北卡罗来纳州

CB6

CB7

V

SS

DQ9

V

SS

DQ16

V

SS

DQ41

V

SS

DQ48

在网络连接霓虹灯技术

3

9.01

HYS 72Vx3xxGR - 8

PC100 SDRAM注册模块

引脚配置

（续）

PIN ＃符号

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

DQ10

DQ11

DQ12

DQ13

针＃

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

符号

DQ17

DQ18

DQ19

针＃

98

99

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

符号

DQ42

DQ43

DQ44

DQ45

针＃

140

141

142

143

144

145

146

147

148

149

150

151

152

153

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

符号

DQ49

DQ50

DQ51

V

DD

DQ20

北卡罗来纳州

DU

北卡罗来纳州

V

DD

DQ52

北卡罗来纳州

DU

雷杰

V

DD

DQ14

DQ15

CB0

CB1

V

DD

DQ46

DQ47

CB4

CB5

V

SS

DQ21

DQ22

DQ23

V

SS

DQ53

DQ54

DQ55

V

SS

北卡罗来纳州

V

SS

北卡罗来纳州

V

DD

WE

DQMB0

DQMB1

CS0

DU

V

SS

DQ24

DQ25

DQ26

DQ27

V

DD

CAS

DQMB4

DQMB5

CS1

RAS

V

SS

DQ56

DQ57

DQ58

DQ59

V

DD

DQ28

DQ29

DQ30

DQ31

V

DD

DQ60

DQ61

DQ62

DQ63

V

SS

A0

A2

A4

A6

A8

A10 （ AP）

BA1

V

DD

V

SS

A1

A3

A5

A7

A9

BA0

A11

V

SS

CLK2

北卡罗来纳州

WP

SDA

SCL

V

SS

CLK3

北卡罗来纳州

SA0

SA1

SA2

V

DD

CLK1

A12

V

DD

CLK0

V

DD

V

DD

在网络连接霓虹灯技术

4

9.01

HYS 72Vx3xxGR - 8

PC100 SDRAM注册模块

RCS0

RDQMB0

DQ0-DQ3

DQM

CS

DQ0-DQ3

D0

DQM

CS

DQ0-DQ3

D1

DQM

CS

DQ0-DQ3

D2

DQM

CS

DQ0-DQ3

D3

DQM

CS

DQ0-DQ3

D16

RDQMB4

DQ32-DQ35

DQM

CS

DQ0-DQ3

D8

DQM

CS

DQ0-DQ3

D9

DQM

CS

DQ0-DQ3

D10

DQM

CS

DQ0-DQ3

D11

DQM

CS

DQ0-DQ3

D17

DQ4-DQ7

RDQMB1

DQ8-DQ11

DQ36-DQ39

RDQMB5

DQ40-DQ43

DQ12-DQ15

DQ44-DQ47

CB0-CB3

RCS2

RDQMB2

DQ16-DQ19

CB4-CB7

RDQMB6

CS

DQM

DQ0-DQ3

D4

DQM

CS

DQ0-DQ3

D5

DQM

CS

DQ0-DQ3

D6

CS

DQM

DQ0-DQ3

D7

PLL

SDRAM的D0 -D17

CLK1 ， CLK2 ， CLK3

RCS0/RCS2

RDQMB0-7

RBA0 ， RBA1

RA0-RA11

RRAS

RCAS

RCKE0

RWE

12 pF的

SDRAM的D0 -D17

1)

DQ48-DQ51

CS

DQM

DQ0-DQ3

D12

DQM

CS

DQ0-DQ3

D13

DQM

CS

DQ0-DQ3

D14

CS

DQM

DQ0-DQ3

D15

E

2

舞会

（ 256字×8位）

SA0

SA1 SDA

WP

SA2

SCL

DQ20-DQ23

RDQMB3

DQ24-DQ27

DQ52-DQ55

RDQMB7

DQ56-DQ59

DQ28-DQ31

DQ60-DQ63

CLK0

12 pF的

CS0/CS2

DQMB0-7

BA0 ， BA1

A0-A11, A12*

)

RAS

CAS

CKE0

WE

雷杰

10 k

注册

SA0

SA1

SA2

SCL

47 k

V

CC

C

V

SS

D0 - D17 ，注册。， DLL

V

CC

*

)

A12仅用于

128一M× 72组织

DQ wirding可以不同于描述下

在该图中;然而， DQ / DQB关系

必须保持如图所示

2)

所有的电阻10

除非另有说明

SPB04131

框图：一是银行32M X 72 & 64M X 72 SDRAM DIMM模块

HYS72V32301和HYS 72V64300GR使用X4主办的SDRAM

在网络连接霓虹灯技术

5

9.01