3.3V 4M ×64 /72- 1位BANK SDRAM模块
3.3V 8M ×64 /72- 2位BANK SDRAM模块
HYS64(72)V4200GU
HYS64(72)V8220GU
PC66 & PC100 168针无缓冲DIMM模块
168针无缓冲8字节双列直插式SDRAM模块
用于PC的主存储器的应用
一家银行4M ×64 ， 4Mx72和两张银行8M ×64 ， 8M X 72组织
优化字节写非奇偶校验和ECC应用
JEDEC标准同步DRAM （ SDRAM ）
完全的PC板布局兼容Intel的1.0版模块规格
SDRAM性能：
-8
f
CK
t
AC
时钟频率（最大）
时钟存取时间
100
6
-8B
100
6
-10
66
8
单位
兆赫
ns
编程潜伏期：
产品速度
-8
-8B
-10
PC100
PC100
PC66
CL
2
3
2
tRCD的
2
2
2
激进党
2
3
2
单+ 3.3V （ ± 0.3V ）电源
可编程CAS延迟，突发长度和换行序列
（顺序&交错）
自动刷新（ CBR）和自刷新
去耦电容安装在基板
所有的输入，输出是LVTTL兼容
串行存在检测为E
2
舞会
利用了TSOPII - 54封装的4M x16的SDRAM芯片
4096刷新周期每64毫秒
133,35毫米× 29,31毫米× 4.00毫米卡片尺寸与金触点垫
半导体集团
1
8.98
HYS64(72)V4200/8220GU
SDRAM模块
该HYS64 （ 72 ） V4200和HYB64 （ 72 ） V8220是一个工业标准168针8字节的双列直插式内存模块
（ DIMM ），该组织为4M ×64 ， 4M X 72在一家银行和8M ×64 ， 8M X72在两家银行高速
设计了64Mbit的同步DRAM（SDRAM模具的Rev.B ）的非奇偶校验和ECC内存阵列
应用程序。在使用的DIMM -8和TSOP54封装-8B速度排序4M ×16 SDRAM器件，以满足
PC100的要求和-10件66 MHz的总线速度的应用程序。去耦电容器被安装在
PC板。根据Intel的模块规格的PCB板设计。
DIMM安装有一个串行存在检测，具有串行执行é
2
使用PROM两个引脚I
2
C协议。该
前128个字节由该DIMM制造商使用和第二128字节是提供给最终用户。
西门子所有168针的DIMM提供高性能，在133,35毫米长的足迹灵活的8字节接口，
与t.d.b.高度。
订购信息
TYPE
HYS 64V4200GU - 8
HYS 72V4200GU - 8
HYS 64V8220GU - 8
HYS 64V8220GU - 8
HYS 64V4200GU -8B
HYS 64V8220GU -8B
HYS 64V4200GU - 10
HYS 72V4200GU - 10
HYS 64V8220GU - 10
HYS 64V8220GU - 10
订购代码
PC100-222-620
PC100-222-620
PC100-222-620
PC100-222-620
PC100-323-620
PC100-323-620
PC66-222-620
PC66-222-620
PC66-222-620
PC66-222-620
包
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
L-DIM-168-31
说明
100MHz的4M ×64 1银行SDRAM模块
100 MHz的4M X 72 1银行SDRAM模块
100MHz的8M ×64 2银行SDRAM模块
100 MHz的8M X 72 2银行SDRAM模块
100MHz的4M ×64 1银行SDRAM模块
100MHz的8M ×64 2银行SDRAM模块
66兆赫4M ×64 1银行SDRAM模块
66 MHz的4M X 72 1银行SDRAM模块
66兆赫8M ×64 2银行SDRAM模块
66 MHz的8M X 72 2银行SDRAM模块
模块
高度
1,15”
1,15”
1,15”
1,15”
1,15”
1,15”
1,15”
1,15”
1,15”
1,15”
引脚名称
A0-A11
BA0 ， BA1
DQ0 - DQ63
CB0-CB7
RAS
CAS
WE
CKE0 ， CKE1
地址输入
CLK0 - CLK3
（ RA0 RA11 / CA0 CA7 ， CA10 ）
BANK SELECT
DQMB0 - DQMB7
数据输入/输出
CS0 - CS3
校验位（X 72组织
VCC
只）
行地址选通
VSS
列地址选通
SCL
读/写输入
SDA
时钟使能
北卡罗来纳州/杜
时钟输入
数据屏蔽
芯片选择
功率（ 3.3伏）
地
时钟设备检测
串行数据输出的普雷斯。检测
无连接
地址格式：
4M ×64
4M X 72
8M ×64
8M X 72
产品型号
HYS64V4200GU
HYS72V4200GU
HYS64V8220GU
HYS72V8220GU
排
12
12
12
12
柱
8
8
8
8
BANK SELECT
2
2
2
2
刷新
4k
4k
4k
4k
期
64毫秒
64毫秒
64毫秒
64毫秒
间隔
15,6
s
15,6
s
15,6
s
15,6
s
半导体集团
2
HYS64(72)V4200/8220GU
SDRAM模块
CS0
CS
DQMB0
DQ （ 7 ： 0 ）
DQMB1
DQ （ 15 ： 8 ）
LDQM
DQ0-DQ7
UDQM
DQ8-DQ15
D0
CS
LDQM
CB（ 7：0 ）
DQ0-DQ7
DQMB4
DQ32-DQ39
DQMB5
DQ40-DQ47
LDQM
DQ0-DQ7
UDQM
DQ8-DQ15
D2
CS
VCC
UDQM
DQ8-DQ15
D4
CS2
CS
DQMB2
DQ （ 23:16 ）
DQMB3
DQ （ 31:24 ）
LDQM
DQ0-DQ7
UDQM
DQ8-DQ15
D1
E
2
PROM （ 256wordx8bit ）
A0 -A11 ， BA0 ， BA1
VCC
C
VSS
RAS ， CAS ， WE
CKE0
CLK1,CLK3
D0 - D3, (D4)
D0 - D3, (D4)
D0 - D3, (D4)
10 pF的
CS
DQMB6
DQ （ 55:48 ）
DQMB7
DQ （ 63:56 ）
LDQM
DQ0-DQ7
UDQM
DQ8-DQ15
D3
D0 - D3, (D4)
D0 - D3, (D4)
SA0
SA1
SA2
SCL
SA0
SA1
SA2
SCL
SDA
WP
47k
CLK0
CLK1
CLK2
CLK3
时钟布线
4M ×64
4M X 72
2 SDRAM + 15pF的3 SDRAM + 10pF的
终止
终止
2 SDRAM + 15pF的2 SDRAM + 15pF的
终止
终止
注：1）所有电阻为10欧姆
2） D4仅在X72 ECC的版本中使用
3 ） DIMM可结合字节0与4,1与5,2与6,3与7获得最advantagous
电路板布局，以获得最小的DQ恍惚长度
框图4M ×64和4M X 72 1银行SDRAM DIMM模块（ HYS64V4200GU ）
半导体集团
4
HYS64(72)V4200/8220GU
SDRAM模块
CS0
CS1
CS
DQMB0
DQ （ 7 ： 0 ）
DQMB1
DQ （ 15 ： 8 ）
LDQM
DQ0-DQ7
UDQM
CS
LDQM
DQ0-DQ7
UDQM
DQMB4
DQ （ 39:32 ）
DQMB5
DQ （ 47:40 ）
LDQM
DQ0-DQ7
UDQM
CS
LDQM
DQ0-DQ7
UDQM
CS
DQ8 - DQ15 DQ8 - DQ15
D0
D4
CS
LDQM
CS
LDQM
DQ0-DQ7
UDQM
DQ8 - DQ15 DQ8 - DQ15
D6
D2
VCC
CB（ 7：0 ）
DQ0-DQ7
VCC
UDQM
DQ8 - DQ15 DQ8 - DQ15
D9
D8
CS2
CS3
CS
DQMB2
DQ （ 23:16 ）
DQMB3
DQ （ 31:24 ）
LDQM
DQ0-DQ7
UDQM
CS
LDQM
DQ0-DQ7
UDQM
DQMB6
DQ （ 55:48 ）
DQMB7
DQ （ 63:56 ）
LDQM
DQ0-DQ7
UDQM
CS
LDQM
DQ0-DQ7
UDQM
CS
DQ8 - DQ15 DQ8 - DQ15
D1
D5
DQ8 - DQ15 DQ8 - DQ15
D7
D3
E
2
PROM （ 256wordx8bit ）
A0 -A11 ， BA0 ， BA1
VCC
C
VSS
RAS ， CAS ， WE
CKE0
VDD
D0 - D7, (D8,D9)
D0 - D7, (D8,D9)
D0 - D7, (D8,D9)
D0 - D7, (D8,D9)
D0 - D3, (D8)
SA0
SA1
SA2
SCL
SA0
SA1
SA2
SCL
SDA
WP
47k
时钟布线
8M ×64
8M X 72
CLK0
CLK1
CLK2
CLK3
2 SDRAM + 15pF的
2 SDRAM + 15pF的
2 SDRAM + 15pF的
2 SDRAM + 15pF的
3 SDRAM + 10pF的
3 SDRAM + 10pF的
2 SDRAM + 15pF的
2 SDRAM + 15pF的
10k
CKE1
D4 - D7,(D9)
注：1）所有电阻为10欧姆
2 ） D8 & D9只在X72 ECC版本中使用
3 ） DIMM可结合字节0与4,1与5,2与6,3与7获得最advantagous
电路板布局，以获得最小的DQ恍惚长度
半导体集团
5
QQ：2881677436 复制
