描述
该H5TC8G43AMR - XXA , H5TC8G83AMR - XXA和H5TC8G63AMR - XXA是8G的低功耗双倍数据
率III ( DDR3L )同步DRAM ,非常适合需要大主存储器的应用
存储密度,高带宽和低功耗运行在1.35V 。 DDR3L SDRAM提供了向后
有没有任何改变的1.5V DDR3基于环境的兼容性。 (请参考SPD Infor公司
息的详细信息。 )
SK海力士的8Gb DDR3L SDRAM芯片提供参考上升和下降完全同步操作
在时钟的边缘。而所有地址和控制输入锁存时钟的上升沿(下降沿继续
荷兰国际集团的时钟的边缘) ,数据,数据选通信号和写数据掩码输入被采样到上升沿和
掉落它的边缘。的数据通路内部流水线和8位预取,以达到非常高的频带 -
宽度。
设备特点及订购信息
特点
VDD = VDDQ = 1.35V + 0.100 / - 0.067V
全差分时钟输入( CK , CK )操作
差分数据选通( DQS , DQS )
平均更新周期(的温度上限
0
o
C~ 95
o
C)
- 7.8微秒的
0
o
C ~ 85
o
C
- 3.9
μs的85
o
C ~ 95
o
C
片上DLL对齐DQ , DQS和DQS与CK过渡
JEDEC标准78ball FBGA ( X4 / X8 ) , 96bal FBGA ( X16 )
过渡
选择EMRS驱动力
DM口罩写入数据中的上升沿和下降沿
动态片上终端支持
数据选通的边缘
异步复位引脚支持
所有的地址和控制输入数据以外,
ZQ校准支持
数据选通信号和数据锁存面具上
在时钟的上升沿
TDQS (终止数据选通)支持( X8只)
可编程CAS延迟6 , 7 , 8 , 9 , 10 ,11
支持
可编程附加延迟是0,CL -1和CL -2
支持
可编程CAS写入延迟( CWL ) = 5 , 6 , 7 , 8
可编程突发长度4/8既蚕食
顺序和交错模式
BL的飞行开关
8banks
写Levelization支持
8位预取
本产品符合RoHS指令。
修订版0.4 / 2013年4月
3
包装Ballout /机械尺寸
X4包装球出(顶视图) : 78ball FBGA封装
1
A
B
C
D
E
F
G
H
J
K
L
M
N
VSS
VSS
VDDQ
VSSQ
VREFDQ
ODT1
ODT0
CS1
VSS
VDD
VSS
VDD
VSS
1
2
VDD
VSSQ
DQ2
NF
VDDQ
VSS
VDD
CS0
BA0
A3
A5
A7
RESET
2
3
NC
DQ0
的DQ
的DQ
NF
RAS
CAS
WE
BA2
A0
A2
A9
A13
3
4
5
6
4
5
6
7
NF
DM
DQ1
VDD
NF
CK
CK
A10/AP
A15
A12/BC
A1
A11
A14
7
8
VSS
VSSQ
DQ3
VSS
NF
VSS
VDD
ZQ0
VREFCA
BA1
A4
A6
A8
8
9
VDD
VDDQ
VSSQ
VSSQ
VDDQ
CKE1
CKE0
ZQ1
VSS
VDD
VSS
VDD
VSS
9
A
B
C
D
E
F
G
H
J
K
L
M
N
注意: NF(无功能) - 这适用于只在x4的配置中使用的球。
1 2 3
A
B
C
D
E
F
G
H
J
K
L
M
N
7 8 9
(顶视图:看穿包球)
填充球
球未填充
修订版0.4 / 2013年4月
5