HYS 72Vx2xxGR
PC100 SDRAM注册模块
3.3 V 168针脚注册PC100 SDRAM模块
64 MB ， 128 MB ， 256 MB ， 512 MB & 1 GB的密度
168引脚JEDEC标准，已注册8字节
双列直插式SDRAM模块
用于PC和服务器主内存的应用
一个银行8M
×
72, 16M
×
72, 32M
×
72和
64M
×
72组织，
两张银行128M
×
72组织
非常低的优化ECC应用
输入电容
编程潜伏期：
产品速度
-8
PC100
CL
2
t
RCD
t
RP
自动刷新（ CBR）和自刷新
所有输入和输出都是LVTTL兼容
串行存在检测为E
2
舞会
利用SDRAM的在TSOPII -54封装
与寄存器和PLL 。
这两个银行的模块使用堆叠TSOP54
包。
卡片尺寸： 133.35毫米
×
38.1 mm/43.18 mm
与黄金接触焊盘（ JEDEC MO- 161 ）
2
2
单+ 3.3 V （
±
0.3 V ）电源
可编程CAS延迟，突发长度，
和包裹序列（序列&
交错）
性能：
此规范遵循英特尔的“ PC
SDRAM DIMM注册规范“
修订版1.2
-8
PC100
f
CK
t
CK
t
AC
单位
兆赫
ns
ns
时钟频率（最大）
时钟周期时间（min 。 ）
时钟存取时间（分钟）
100
10
6
该HYS 72Vx2x0GR家人工业标准168针8字节双列直插式内存模块
（ DIMM）的该组织为8M
×
72, 16M
×
72, 32M
×
72, 64M
×
72 & 128M
×
72高速
设计的同步DRAM（SDRAM ），用于ECC的应用程序的存储器阵列。在32M X 72
（ 256MByte ）注册的DIMM模块有两个版本（ 12或13行地址）提供。所有
控制和地址信号被登记在- DIMM和设计采用的PLL电路，用于
时钟输入。使用一个板上寄存器减小容性负载上的输入信号，但
通过一个循环中到达SDRAM器件延迟。去耦电容器被安装在
PC板。在使用的DIMM串行存在检测方案通过串行é实施
2
舞会
使用2针I
2
C协议。第128个字节是由该DIMM制造商，所利用的
128字节是提供给最终用户。所有英飞凌168针DIMM内存模块提供高
性能，在133.35毫米长的足迹灵活的8字节接口。
在网络连接霓虹灯技术
1
9.01
HYS 72Vx2xxGR
PC100 SDRAM注册模块
订购信息
TYPE
HYS 72V8200GR - 8 -C
HYS 72V8200GR - 8 -E
HYS 72V16200GR - 8 -C
HYS 72V16200GR - 8 -E
HYS 72V16201GR -8 -C2
HYS 72V32201GR -8 -C2
HYS 72V32200GR -8 -C2
HYS 72V64200GR -8 -C2
合规
CODE
描述
SDRAM
技术
64兆位（ X8 ）
64兆位（4个）
128兆比特（ X8 ）
128兆比特（4个）
256兆比特（ X8 ）
256兆位（4个）
256兆
（ X4叠）
PC100-222-622R一家银行64 MB注册。 DIMM
PC100-222-622R一家银行128 MB注册。 DIMM
PC100-222-622R一家银行128 MB注册。 DIMM
PC100-222-622R一家银行256 MB注册。 DIMM
PC100-222-622R一家银行256 MB注册。 DIMM
PC100-222-622R一家银行512 MB注册。 DIMM
HYS 72V128220GR - 8 -C2 PC100-222-622R两张银行1 GB的注册。 DIMM
注：所有的部件号结束与一个地方代码（未示出） ，指定的模具修改。请教
工厂的当前版本。例如： HYS 64V8200GR -8 -C2 ，表示版本的C2金属模具
用于SDRAM组件。
在网络连接霓虹灯技术
2
9.01
HYS 72Vx2xxGR
PC100 SDRAM注册模块
引脚定义和功能
A0 - A11 ， A12地址输入
BA0 ， BA1
DQ0 - DQ63
银行选择
数据输入/输出
DQMB0 - DQMB7数据面膜
CS0 - CS3
雷杰* ）
芯片选择
注册启用
“H”或N.C =注册模式
为“L” =缓冲模式
CB0 - CB7
RAS
CAS
WE
CKE0
校验位（ X72组织只）
V
DD
行地址选通
列地址选通
读/写输入
时钟使能
电源（ + 3.3V）
地
时钟设备检测
串行数据输出
无连接
–
V
SS
SCL
SDA
北卡罗来纳州
–
CLK0 - CLK3时钟输入
*）注意：要确认此规范，主板必须将该引脚拉至高电平状态或无连接。
地址格式
组织密度SDRAM的内存
银行
64 MB
8M
×
72
1
1
1
1
1
1
2
8M
×
8
16M
×
4
16M ×8
32M
×
4
32M
×
8
64M
×
4
64M
×
4
128 MB 16M
×
72
128 MB 16M
×
72
256 MB 32M
×
72
256 MB 32M
×
72
512 MB 64M
×
72
1 GB
128M
×
72
排名第
＃行/银行/刷新周期间隔
SDRAM的柱位
9
18
9
18
9
18
36
12/2/9
12/2/10
12/2/10
12/2/11
13/2/10
13/2/11
13/2/11
4k
4k
4k
4k
8k
8k
8k
64毫秒15.6
s
64毫秒15.6
s
64毫秒15.6
s
64毫秒15.6
s
64毫秒7.8
s
64毫秒7.8
s
64毫秒7.8
s
引脚配置
PIN ＃符号
1
2
3
4
5
6
7
8
9
针＃
43
44
45
46
47
48
49
50
51
符号
针＃
85
86
87
88
89
90
91
92
93
符号
针＃
127
128
129
130
131
132
133
134
135
符号
V
SS
DQ0
DQ1
DQ2
DQ3
V
SS
DU
CS2
DQMB2
DQMB3
DU
V
SS
DQ32
DQ33
DQ34
DQ35
V
SS
CKE0
CS3
DQMB6
DQMB7
北卡罗来纳州
V
DD
DQ4
DQ5
DQ6
V
DD
DQ36
DQ37
DQ38
V
DD
北卡罗来纳州
北卡罗来纳州
V
DD
北卡罗来纳州
北卡罗来纳州
在网络连接霓虹灯技术
3
9.01
HYS 72Vx2xxGR
PC100 SDRAM注册模块
RCS0
RDQMB0
DQ0-DQ7
CS
DQM
DQ0-DQ7
D0
CS
DQM
DQ0-DQ7
D1
CS WE
DQM
DQ0-DQ7
D8
RDQMB4
DQ32-DQ39
CS
DQM
DQ0-DQ7
D4
CS
DQM
DQ0-DQ7
D5
RDQMB1
DQ8-DQ15
RDQMB5
DQ40-DQ47
CB0- CB7
RCS2
RDQMB2
DQ16-DQ23
CS
DQM
DQ0-DQ7
D2
CS
DQM
DQ0-DQ7
D3
RDQMB4
DQ48-DQ55
CS
DQM
DQ0-DQ7
D6
CS
DQM
DQ0-DQ7
D7
E
2
舞会
（ 256字×8位）
SA0
SA0
SA1
SA1 SDA
SA2
SA2
WP
SCL
SCL
RDQMB3
DQ24-DQ31
RDQMB7
DQ56-DQ63
V
C C
C
V
SS
D0 - D8 ，注册。 ， DLL
D0 - D8 ，注册。 ， DLL
47 k
CLK0
12 pF的
CS0/CS2
DQMB0-7
BA0 ， BA1
A0-A11,12*
)
RAS
CAS
CKE0
WE
雷杰
10 k
V
C C
PLL
SDRAM的D0 -D8
RCS0/RCS2
RDQMB0-7
RBA0 ， RBA1
RA0-11,12
RRAS
RCAS
RCKE0
RWE
注意事项：
1)
DQ wirding可以不同于
描述下在这个图。
然而， DQ / DQB关系
必须保持如图所示
2)
所有的电阻10
除非
另有说明
*
)
A12仅适用于32一M× 72
组织
CLK1 ， CLK2 ， CLK3
12 pF的
SPB04130-2
SDRAM的
SDRAM的
SDRAM的
SDRAM的
SDRAM的
SDRAM的
D0-D8
D0-D8
D0-D8
D0-D8
D0-D8
D0-D8
框图：一是银行8M X 72 ， 16M X 72 & 32M X 72 SDRAM DIMM模块
HYS 72V8200GR ， HYS72V16201GR和HYS 72V32200GR使用X8有组织的SDRAM
在网络连接霓虹灯技术
5
9.01
注册
QQ：2880707522 复制
