HD74ACT161/HD74ACT163
同步可预置二进制计数器
描述
该HD74ACT161和HD74ACT163是高速同步模16的二进制计数器。他们是
同步可预置在可编程分频器的应用，并两类伯爵启用
输入加在形成多级同步计数器终端计数输出的多功能性。该
HD74ACT161有一个异步主复位输入端，覆盖所有其它输入和强制
产出低。该HD74ACT163具有同步复位输入端，覆盖计算和并行
装载和允许输出是同时复位在时钟的上升沿。
特点
同步计数和加载
高速同步扩张
125 MHz的典型计数率
输出源/汇24毫安
HD74ACT161和HD74ACT163具有TTL兼容的输入
HD74ACT161/HD74ACT163
引脚名称
CEP
CET
CP
MR
(HD74ACT161)
SR
(HD74ACT163/HD74ACT163)
P
0
以P
3
PE
Q
0
以Q
3
TC
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
异步主复位输入
同步复位输入
并行数据输入
平行允许输入
FL IP- FL运算输出
终端计数输出
功能说明
该HD74ACT161和HD74ACT163计数模16的二进制序列。从状态15 （ HHHH ），他们
增量状态0 （ LLLL ） 。所有触发器的时钟输入端通过一个时钟缓冲器并联驱动。
这样的Q输出（由于HD74ACT161的主复位除外）都发生变化，作为复位，
和同步的CP输入信号的低到高的转变。该电路有四个
操作的基本模式，按优先级顺序：异步重置（ HD74ACT161 ）
同步复位（ HD74ACT163 ） ，并行加载，计数进位不放。五控制输入 - 主Reste
（MR ， HD74ACT161 ） ，同步复位（ SR ， HD74ACT163 ） ，并行使能（ PE ） ，计数使能
并行（ CEP）和计数使能涓流（ CET ） - 确定操作模式，如图模式
选择表。在低信号
MR
覆盖所有其它输入和异步强制所有输出低。
在低信号
SR
覆盖计算和并行加载，并允许所有输出去下一个低
上升CP的边缘。在低信号
PE
覆盖计数，允许在并行数据资料
（ Pn）的输入端被加载到CP上的下一个上升沿触发电路。同
PE
和
MR
(HD74ACT161)
or
SR
（ HD74ACT163 ）高， CEP ，当两者都高CET许可证计数。相反，一个低
在任CEP或CET信号抑制计数。
该HD74ACT161和HD74ACT163使用D型边沿触发的触发器和改变
SR ， PE ，
CEP
和CET输入时，在CP是在任一状态不会导致错误的，其前提是推荐的设置
和保持时间，关于CP的上升沿，被观察到的。终端计数（ TC ）输出
高时CET是高和计数器状态15.为了实现多级同步计数器的TC
输出可以使用两种不同的方式和CEP CET投入。在TC输出受
由于内部争用条件和解码尖峰，因此不建议用作时钟或
异步复位触发器，计数器或寄存器。
逻辑公式：计数使能= CEP CET PE
TC = Q
0
Q
1
Q
2
Q
3
CET
3
HD74ACT161/HD74ACT163
模式选择表
SR *
1
L
H
H
H
H
注意：
PE
X
L
H
H
H
CET
X
X
H
L
X
CEP
X
X
H
X
L
在时钟上升沿行动（
复位（清）
加载速率（Pn
→
QN ）
计数（递增）
没有变化（保持）
没有变化（保持）
)
1.对于HD74AC163 / HD74ACT163
H：高电压电平
L：低电压电平
X：非物质
状态图
0
1
2
3
4
15
5
14
6
13
7
12
11
10
9
8
4
QQ：2880707522 复制
