互联网数据表
HYS72T[512/256]02xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
HYS72T256023HR - 5 -A ， HYS72T512022HR - 3S -A ， HYS72T512022HR - 3.7 -A ， HYS72T512022HR - 5 -A
修订历史： 2007-01 ，牧师1.2
页面
所有
所有
所有
33, 35
40
科目（自上次调整的重大变化）
改编网络版
更新的产品类型HYS72T512022HR - 3S -A和HYS72T256023HR - 5 -A
更新奇梦达
SPD更新
封装外形图更新
上一个版本： 2005-09 ，牧师1.11
上一个版本： 2005-08 ，牧师1.1
上一个版本： 2005-05 ，牧师1.0
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
03292006-AYVF-ZIIJ
2
互联网数据表
HYS72T[512/256]02xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
1
概观
本章介绍了240针注册DDR2 SDRAM模组产品系列的概述，并介绍了其主要
的特点。
1.1
特点
自动刷新（ CBR）和自刷新
平均更新周期7.8
s
在
T
例
低于
85 ℃下， 3.9μs之间85 ℃和95
°C.
所有输入和输出SSTL_1.8兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称）：30毫米高， 133.35毫米
WIDE
基于标准的参考布局生卡“ D”和
“Z“
符合RoHS标准的产品
1)
240针PC2-5300 ， PC2-4200和PC2-3200 DDR2
SDRAM内存模块，工作站和服务器主
内存应用
两个等级256M
×
72, 512M
×
72模块组织
2
×
128M
×
8, 2
×
256M
×
4芯片的组织
2GByte ， 4 GB的内置模块与堆叠1千兆位DDR2
在P- TFBGA - 71 chipsize封装的SDRAM
标准DDR2同步DRAM （ DDR2 SDRAM ）
跟单+ 1.8 V （ ± 0.1 V）电源
所有速度等级的速度比DDR2-400能与操作
DDR2-400的时序规格藏汉
可编程CAS潜伏期（ 3 ， 4 & 5 ）
突发长度（ 4 & 8 ）和突发类型
表1
性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–3S
PC2–5300
5–5–5
–3.7
PC2–4200
4–4–4
266
266
200
15
15
45
60
–5
PC2–3200
4–4–4
200
200
200
15
15
40
55
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
333
266
200
15
15
45
60
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
修订版1.2 ， 2007-01
03292006-AYVF-ZIIJ
3
互联网数据表
HYS72T[512/256]02xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
1.2
描述
电容性负载到系统总线，但增加了一个周期来
SDRAM的时序。去耦电容安装在
PCB板。该功能的DIMM串行存在检测
基于串行
2
使用2针我PROM设备
2
C
协议。前128字节被编程
配置数据和第二128字节可用来
客户。
该
奇梦达
HYS72T[512/256]02xHR–[3S/3.7/5]–A
模块系列是注册的DIMM模块“的RDIMM ”与
基于DDR2技术3000毫米的高度。 DIMM是
作为ECC模块256M
×
72 （ 2 GB的） ，
512M
×
72 （ 4 GB的）组织和密度，适用于
安装到240针连接器插座。
存储器阵列的设计与叠1千兆位双精度型
数据速率 - 双（DDR2 ）同步DRAM中。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
设备和PLL的时钟分配。这将减少
表2
对于符合RoHS的产品订货信息
产品类型
1)
PC2–5300
HYS72T512022HR–3S–A
PC2–4200
HYS72T512022HR–3.7–A
PC2-3200
HYS72T256023HR–5–A
HYS72T512022HR–5–A
2 GB 2R × 8 PC2-3200R - 333-12 -ZZ
4 GB 2R × 4 PC2-3200R - 333-12 -D0
2级， ECC
2级， ECC
1吉比特（ × 8 ）
1千兆位（ ×4）的
4 GB 2R × 4 PC2-4200R - 444-12 -D0
2级， ECC
1千兆位（ ×4）的
4 GB 2R × 4 PC2-5300R - 555-12 -D0
2级， ECC
1千兆位（ ×4）的
合规守则
2)
描述
SDRAM技术
1 ）所有产品类型数字结尾的地方的代码，指定硅片版本。例如： HYS72T512022HR - 3.7 -A ，说明启
“A”的模具被用于DDR2 SDRAM元件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
这
数据表。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200R - 444-12 -D0 ”，其中
4200R是指注册DIMM模块4.26 GB /秒的带宽模块和“ 444-11 ”，是指列地址选通（ CAS ）延迟
= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD 1.2版并制作
对原卡“ D”
表3
地址格式
DIMM
密度
2 GB
4 GB
模块
组织
256M
×
72
512M
×
72
内存
秩
2
2
ECC /
非ECC
ECC
ECC
排名第
SDRAM的
2
×
9
2
×
18
＃行/行/列的位
14/3/10
14/3/11
RAW卡
Z
D
表4
在模块组件
产品类型
HYS72T256023HR
HYS72T512022HR
DRAM组件
HYB18T2G802AF
HYB18T2G402AF
DRAM密度
2千兆位
2千兆位
DRAM组织
2
×
128M
×
8
2
×
256M
×
4
记
1)
1 ）对于这些模块的DRAM组件的所有可用功能的详细说明，请参阅该组件的数据表。
修订版1.2 ， 2007-01
03292006-AYVF-ZIIJ
4
互联网数据表
HYS72T[512/256]02xHR–[3S/3.7/5]–A
注册DDR2 SDRAM模组
2
2.1
引脚配置
引脚配置
和
表7
分别。管脚号在描绘
图1 。
本章包括引脚配置。
注册DDR2 SDRAM DIMM的引脚配置
在被列出的功能
表5
（ 240针） 。缩写
列引脚和缓冲器类型用于解释
表6
表5
RDIMM的引脚配置
球NO 。
时钟信号
185
186
52
171
CK0
CK0
CKE0
CKE1
NC
控制信号的
193
76
S0
S1
NC
192
74
73
18
地址信号
71
190
54
BA0
BA1
BA2
NC
I
I
I
I
SSTL
SSTL
SSTL
SSTL
银行地址总线2
大于512MB的DDR2 SDRAM更高
没有连接
超过1GB的DDR2 SDRAM少
银行地址总线1 ： 0
RAS
CAS
WE
RESET
I
I
NC
I
I
I
I
SSTL
SSTL
—
SSTL
SSTL
SSTL
CMOS
寄存器复位
片选等级1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
行地址选通（RAS） ，列地址选通（CAS） ，写
使能（ WE）
I
I
I
I
NC
SSTL
SSTL
SSTL
SSTL
—
时钟使能1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
时钟信号CK0 ，互补时钟信号CK0
名字
针
TYPE
卜FF器
TYPE
功能
修订版1.2 ， 2007-01
03292006-AYVF-ZIIJ
5
QQ：2880707522 复制
