2007年8月
S7 2D 64 301H B R- [5/ 6] - C
S7 2D 12 8300 BR- [5/ 6] - C
S7 2D 12 8321 BR- [5/ 6] - C
HYS72D256x20HBR–[5/6]–C
1 8 4 - P R中egistered ouble - D ATA - R的吃了SD RAMM odule
RDIMM
DDR SDRAM
符合RoHS
互联网数据表
修订版1.22
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
HYS72D64301HBR- [ 5/6 ] -C , HYS72D128300HBR- [ 5/6 ] -C , HYS72D128321HBR- [ 5/6 ] -C , HYS72D256x20HBR- [ 5/6 ] -C
修订历史: 2007-08 ,牧师1.22
页面
所有
所有
所有
页面
8
科目(自上次调整的重大变化)
改编网络版
表更新
更新奇梦达
科目(自上次调整的重大变化)
加入产品类型PC2700R
上一个版本: 2006-03 ,牧师1.21
上一个版本: 2006-03 ,牧师1.2
上一个版本: 2005-12 ,牧师1.1
我们倾听您的意见
你觉得本文件中的任何信息是错误的,不明确或缺少呢?
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议(包括参照本文档) :
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-01
03292006-6N25-8R3I
2
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
1
1.1
概观
特点
184引脚注册的8字节双列直插式DDR SDRAM模块适用于PC ,工作站和服务器主内存的应用
一个等级64M
×72,
128M
×72
组织,两列256M
×72
组织
标准双数据速率同步DRAM ( DDR SDRAM ),用一个单一的+ 2.5 V ( ± 0.2 V)电源和2.6
( ± 0.1 V)的DDR400电源
内置的DDR SDRAM芯片的FBGA封装60
可编程CAS延迟,突发长度和换行序列(序列&交错)
自动刷新( CBR)和自刷新
RAS-锁定支持
t
RAP
=
t
RCD
所有输入和输出SSTL_2兼容
重新驱动器使用的寄存器和PLL器件所有输入信号。
串行存在检测为E
2
舞会
薄型模块外形尺寸: 133.35毫米
×
28.58 mm (1.1”)
×
4.00毫米和133.35毫米
×
30.48 mm (1.2”)
标准参考卡的布局原卡A, B,C和F
镀金触点
RoHS标准的产品
1)
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟频率
部件
模块
@CL3
@CL2.5
@CL2
–5
DDR400B
PC3200–3033
–6
DDR333B
PC2700–2533
166
166
133
单位
—
—
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
1 )符合RoHS产品:使用某些有害物质指令(RoHS )的电气和电子设备中限制的定义
在指令2002/95 /由27理事会,欧洲议会和2003年1月发行的这些物质包括汞EC ,
铅,镉,六价铬,多溴联苯和多溴联苯醚。
牧师1.22 , 2007-08
03292006-6N25-8R3I
3
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
1.2
描述
SDRAM的时序。各种去耦电容是
安装在PC板上。该功能的DIMM串行
出现检测基于串行é
2
使用PROM设备
2针I
2
C协议。前128个字节包含工厂
编程的配置数据和第二128字节
被提供给顾客。
该HYS72D [ 64/128/256 ] xxxHBR- [ 5/6 ] -C都是低调
标准注册DIMM模块1.1-版本
寸( 28.58毫米)和1.2英寸( 30.40毫米)高度为服务器
应用程序。低调DIMM版本可作为
64M
×72
( 512MB ) , 128M
×72
( 1 GB ) ,以及256M
×72
( 2 GB ) 。
存储器阵列的设计与双数据率
同步DRAM的ECC应用。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
设备和PLL的时钟分配。这将减少
电容性负载到系统总线,但增加了一个周期来
表2
订购信息
产品类型
1)
PC3200 (CL = 3)的
HYS72D64301HBR–5–C
HYS72D128300HBR–5–C
HYS72D128321HBR–5–C
HYS72D256320HBR–5–C
PC2700 (CL = 2.5)
HYS72D64301HBR–6–C
HYS72D128300HBR–6–C
HYS72D128900HBR–6–C
HYS72D128321HBR–6–C
HYS72D256320HBR–6–C
HYS72D256920HBR–6–C
PC2700R–25331–A0
PC2700R–25331–C0
PC2700R–25331–C0
PC2700R–25331–B0
PC2700R–25331–F0
PC2700R–25331–F0
一个等级512兆字节的寄存器。 ECC DIMM
1级1 GB的注册。 ECC DIMM
1级1 GB的注册。 ECC DIMM
两个职级1 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
512兆位( × 8 )
512兆位( ×4)的
512兆位( ×4)的
512兆位( × 8 )
512兆位( ×4)的
512兆位( ×4)的
PC3200R–30331–A0
PC3200R–30331–C0
PC3200R–30331–B0
PC3200R–30331–F0
一个等级512兆字节的寄存器。 ECC DIMM
1级1 GB的注册。 ECC DIMM
两个职级1 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
512兆位( × 8 )
512兆位( ×4)的
512兆位( × 8 )
512兆位( ×4)的
合规守则
2)
描述
SDRAM技术
1 )所有的产品类型与结束的地方代码指定的硅芯片版本。可应要求提供参考信息。例如:
HYS72D256320HBR -5-C ,表示Rev.C模具被用于SDRAM的组件。
2)符合代码打印在所述模块的标签和描述了速度的排序(例如,“ PC2700R ” ),则等待时间(例如
“ 25331 ”是指中国科学院2.5时钟延迟,行,列延时( RCD )的3个时钟周期的延迟和行的3个时钟预充电延迟) , SPD
代码定义的版本1,原始卡用于该模块。
表3
地址格式
密度
512 MB
1 GB
1 GB
2 GB
组织
64M
×72
128M
×72
128M
×72
256M
×72
内存
秩
1
1
2
2
SDRAM的
64M
×8
128M
×4
64M
×8
128M
×4
排名第
SDRAM的
9
18
18
36
#行/银行/
列位
13/2/11
13/2/12
13/2/11
13/2/12
刷新
8K
8K
8K
8K
期
64毫秒
64毫秒
64毫秒
64毫秒
间隔
7.8毫秒
7.8毫秒
7.8毫秒
7.8毫秒
牧师1.22 , 2007-08
03292006-6N25-8R3I
4
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
2
引脚配置
已注册的DDR SDRAM DIMM的引脚配置中列出的功能
表4
( 184针) 。所用的缩写
列引脚和缓冲器类型的解释
表5
和
表6
分别。管脚号在描绘
第1章。
表4
RDIMM的引脚配置
针
#
137
138
21
111
名字
针
TYPE
I
I
I
I
NC
I
I
NC
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
–
SSTL
SSTL
SSTL
LV-
CMOS
功能
针
#
37
32
125
29
122
27
141
118
115
名字
A4
A5
A6
A7
A8
A9
A10
AP
A11
A12
针
TYPE
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
功能
地址总线11:0
时钟信号
CK0
CK0
CKE0
CKE1
NC
157
158
S0
S1
NC
154
65
63
10
RAS
CAS
WE
RESET
时钟信号
补钟
时钟使能等级0
时钟使能等级1
注: 2级模块
注: 1级模块
序号为0的片选
等级1的片选
注: 2 -行列模块
注: 1级模块
行地址选通
列地址选通
写使能
寄存器复位
力量投入注册
低
注:有关详细沙漠
的cription
电和
动力
管理见
应用程序
注意在年底
数据表
银行地址总线1 : 0
地址总线11:0
控制信号的
地址信号12
注意:模块的基础上
256 MB或更大
模具
注: 128 Mbit的基础
模块
地址信号13
注: 1基于千兆
模块
注意:模块的基础上
512 MB或更小
模具
数据总线63:0
NC
167
A13
NC
I
–
SSTL
NC
NC
–
数据信号
2
4
6
8
94
95
98
99
12
13
19
20
105
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
地址信号
59
52
48
43
41
130
BA0
BA1
A0
A1
A2
A3
I
I
I
I
I
I
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
牧师1.22 , 2007-08
03292006-6N25-8R3I
5
2006年8月
S7 2D 64 301H B R- [5/ 6] - C
HYS72D128x00HBR–[5/6]–C
S7 2D 12 8321 BR- [5/ 6] - C
HYS72D256x20HBR–[5/6]–C
1 8 4 - P R中egistered ouble - D ATA - R的吃了SD RAMM odule
RDIMM
DDR SDRAM
符合RoHS
互联网数据表
修订版1.21
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
HYS72D64301HBR- [ 5/6 ] -C , HYS72D128x00HBR- [ 5/6 ] -C , HYS72D128321HBR- [ 5/6 ] -C , HYS72D256x20HBR- [ 5/6 ] -C
修订历史: 2006-08 ,牧师1.21
页面
所有
所有
页面
8
科目(自上次调整的重大变化)
更新奇梦达
改编
因特网
版
科目(自上次调整的重大变化)
加入产品类型PC2700R
上一个版本: 2006-03 ,牧师1.2
上一个版本: 2005-12 ,牧师1.1
我们倾听您的意见
你觉得本文件中的任何信息是错误的,不明确或缺少呢?
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议(包括参照本文档) :
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-01
03292006-6N25-8R3I
2
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
1
1.1
概观
特点
184引脚注册的8字节双列直插式DDR SDRAM模块适用于PC ,工作站和服务器主内存的应用
一个等级64M
×72,
128M
×72
组织,两列256M
×72
组织
标准双数据速率同步DRAM ( DDR SDRAM ),用一个单一的+ 2.5 V ( ± 0.2 V)电源和2.6
( ± 0.1 V)的DDR400电源
内置的DDR SDRAM芯片的FBGA封装60
可编程CAS延迟,突发长度和换行序列(序列&交错)
自动刷新( CBR)和自刷新
RAS-锁定支持
t
RAP
=
t
RCD
所有输入和输出SSTL_2兼容
重新驱动器使用的寄存器和PLL器件所有输入信号。
串行存在检测为E
2
舞会
薄型模块外形尺寸: 133.35毫米
×
28.58 mm (1.1”)
×
4.00毫米和133.35毫米
×
30.48 mm (1.2”)
标准参考卡的布局原卡A, B,C和F
镀金触点
RoHS标准的产品
1)
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟频率
部件
模块
@CL3
@CL2.5
@CL2
–5
DDR400B
PC3200–3033
–6
DDR333B
PC2700–2533
166
166
133
单位
—
—
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
1 )符合RoHS产品:使用某些有害物质指令(RoHS )的电气和电子设备中限制的定义
在指令2002/95 /由27理事会,欧洲议会和2003年1月发行的这些物质包括汞EC ,
铅,镉,六价铬,多溴联苯和多溴联苯醚。
牧师1.21 , 2006-08
03292006-6N25-8R3I
3
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
1.2
描述
SDRAM的时序。各种去耦电容是
安装在PC板上。该功能的DIMM串行
出现检测基于串行é
2
使用PROM设备
2针I
2
C协议。前128个字节包含工厂
编程的配置数据和第二128字节
被提供给顾客。
该HYS72D [ 64/128/256 ] xxxHBR- [ 5/6 ] -C都是低调
标准注册DIMM模块1.1-版本
寸( 28.58毫米)和1.2英寸( 30.40毫米)高度为服务器
应用程序。低调DIMM版本可作为
64M
×72,
128M
×72
( 1 GB ) ,以及256M
×72
( 2 GB ) 。该
存储器阵列的设计与双倍数据速率
同步DRAM的ECC应用。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
设备和PLL的时钟分配。这将减少
电容性负载到系统总线,但增加了一个周期来
表2
订购信息
产品类型
1)
PC3200 (CL = 3)的
HYS72D64301HBR–5–C
HYS72D128300HBR–5–C
HYS72D128321HBR–5–C
HYS72D256320HBR–5–C
PC2700 (CL = 2.5)
HYS72D64301HBR–6–C
HYS72D128300HBR–6–C
HYS72D128900HBR–6–C
HYS72D128321HBR–6–C
HYS72D256320HBR–6–C
HYS72D256920HBR–6–C
PC2700R–25331–A0
PC2700R–25331–C0
PC2700R–25331–C0
PC2700R–25331–B0
PC2700R–25331–F0
PC2700R–25331–F0
一个等级512兆字节的寄存器。 ECC DIMM
1级1 GB的注册。 ECC DIMM
1级1 GB的注册。 ECC DIMM
两个职级1 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
512兆位( × 8 )
512兆位( ×4)的
512兆位( ×4)的
512兆位( × 8 )
512兆位( ×4)的
512兆位( ×4)的
PC3200R–30331–A0
PC3200R–30331–C0
PC3200R–30331–B0
PC3200R–30331–F0
一个等级512兆字节的寄存器。 ECC DIMM
1级1 GB的注册。 ECC DIMM
两个职级1 GB的注册。 ECC DIMM
两个职级2 GB的注册。 ECC DIMM
512兆位( × 8 )
512兆位( ×4)的
512兆位( × 8 )
512兆位( ×4)的
合规守则
2)
描述
SDRAM技术
1 )所有的产品类型与结束的地方代码指定的硅芯片版本。可应要求提供参考信息。例如:
HYS72D256320HBR -5-C ,表示Rev.C模具被用于SDRAM的组件。
2)符合代码打印在所述模块的标签和描述了速度的排序(例如,“ PC2700R ” ),则等待时间(例如
“ 25331 ”是指中国科学院2.5时钟延迟,行,列延时( RCD )的3个时钟周期的延迟和行的3个时钟预充电延迟) , SPD
代码定义的版本1,原始卡用于该模块。
表3
地址格式
密度
512 MB
1 GB
1 GB
2 GB
组织
64M
×72
128M
×72
128M
×72
256M
×72
内存
秩
1
1
2
2
SDRAM的
64M
×8
128M
×4
64M
×8
128M
×4
排名第
SDRAM的
9
18
18
36
#行/银行/
列位
13/2/12
13/2/12
13/2/11
13/2/12
刷新
8K
8K
8K
8K
期
64毫秒
64毫秒
64毫秒
64毫秒
间隔
7.8毫秒
7.8毫秒
7.8毫秒
7.8毫秒
牧师1.21 , 2006-08
03292006-6N25-8R3I
4
互联网数据表
HYS72D[64/128/256]xxxHBR–[5/6]–C
录得双数据速率SDRAM模块
2
引脚配置
已注册的DDR SDRAM DIMM的引脚配置中列出的功能
表4
( 184针) 。所用的缩写
列引脚和缓冲器类型的解释
表5
和
表6
分别。管脚号在描绘
第1章。
表4
RDIMM的引脚配置
针
#
137
138
21
111
名字
针
TYPE
I
I
I
I
NC
I
I
NC
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
–
SSTL
SSTL
SSTL
LV-
CMOS
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
地址总线11:0
功能
针
#
37
32
125
29
122
27
141
118
115
名字
A4
A5
A6
A7
A8
A9
A10
AP
A11
A12
针
TYPE
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
功能
地址总线11:0
时钟信号
CK0
CK0
CKE0
CKE1
NC
157
158
S0
S1
NC
154
65
63
10
RAS
CAS
WE
RESET
时钟信号
补钟
时钟使能等级0
时钟使能等级1
2级模块
注: 1级模块
序号为0的片选
等级1的片选
注: 2 -行列模块
注: 1级模块
行地址选通
列地址选通
写使能
寄存器复位
控制信号的
地址信号12
注意:模块的基础上
256 MB或更大
模具
注: 128 Mbit的基础
模块
地址信号13
注: 1基于千兆
模块
注意:模块的基础上
512 MB或更小
模具
数据总线63:0
NC
167
A13
NC
I
–
SSTL
NC
NC
–
地址信号
59
52
48
43
41
130
BA0
BA1
A0
A1
A2
A3
I
I
I
I
I
I
银行地址总线1 : 0
数据信号
2
4
6
8
94
95
98
99
12
13
19
20
105
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
SSTL
牧师1.21 , 2006-08
03292006-6N25-8R3I
5