HYB 39S256400 / 800 / 160AT
256兆位同步DRAM
256兆位同步DRAM
初步数据表
高性能：
多种突发读与写单
手术
自动和控制预充电
命令
-7.5
-8
125
8
6
10
6
-8A
125
8
6
12
6
-8B
100
10
6
15
7
单位
兆赫
ns
ns
ns
ns
数据模板的读/写控制（ X4，X8 ）
数据掩码字节控制（ X16 ）
自动刷新（ CBR）和自刷新
·掉电模式
8192刷新周期/ 64毫秒（ 7.8
s)
随机列地址每CLK
（ 1 -N规则）
3.3 V单
±
0.3 V电源
LVTTL接口
塑料包装：
P- TSOPII - 54 400mil宽度（ X4，X8 ， X16 ）
-7.5版本PC133 3-3-3应用
-8部件PC100 2-2-2操作
-8A部件PC100 3-2-2操作
-8B部件PC100 3-2-3操作
f
CK
t
CK3
t
AC3
t
CK2
t
AC2
133
7.5
5.4
10
6
完全同步的时钟上升沿
= 0至70
°C
工作温度
四家银行通过BA0和放大器的控制; BA1
可编程CAS延时： 2 & 3
可编程的缠绕顺序：顺序
或交织
可编程突发长度： 1 ， 2 ， 4 ， 8
该HYB 39S256400 / 800 / 160AT四个银行同步DRAM的组织结构
4银行
×
16兆位
×
4 ， 4银行
×
8兆位
×
8和4银行
×
4兆位
×
16分别。这些
同步设备实现了CAS-延迟的高速数据传输速率通过采用芯片
体系结构，预取多个位，然后输出数据同步到系统时钟。
该芯片采用英飞凌先进的0.19制造
m
256兆比特的DRAM制程技术。
该设备被设计为符合同步DRAM产品设置的所有行业标准，
在电气上和机械上。所有的控制，地址，数据输入和输出电路中是
用外部提供的时钟的上升沿同步。
操作四个存储体交错的方式允许随机存取操作发生
在更高的速度可能比标准的DRAM 。一个顺序和无缝数据速率可
根据脉冲串长度， CAS等待时间和器件的速度等级。
自动刷新（ CBR）和自刷新操作的支持。这些器件的工作，有
采用3.3 V单
±
0.3 V电源供电，在TSOPII封装。
数据手册
1
1.00
HYB 39S256400 / 800 / 160AT
256兆位同步DRAM
订购信息
TYPE
订购代码封装
描述
HYB 39S256400AT - 7.5 PC133-333-520 P- TSOP - 54-2 （ 400mil ） 133 MHz的4B
×
16M SDRAM X4
HYB 39S256400AT - 8
PC100-222-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
16M SDRAM X4
HYB 39S256400AT -8A PC100-322-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
16M SDRAM X4
HYB 39S256400AT -8B PC100-323-620 P- TSOP - 54-2 （ 400mil ） 100 MHz的4B
×
16M SDRAM X4
HYB 39S256800AT - 7.5 PC133-333-520 P- TSOP - 54-2 （ 400mil ） 133 MHz的4B
×
8M SDRAM X8
HYB 39S256800AT - 8
PC100-222-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
8M SDRAM X8
HYB 39S256800AT -8A PC100-322-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
8M SDRAM X8
HYB 39S256800AT -8B PC100-323-620 P- TSOP - 54-2 （ 400mil ） 100 MHz的4B
×
8M SDRAM X8
HYB 39S256160AT - 7.5 PC133-333-520 P- TSOP - 54-2 （ 400mil ） 133 MHz的4B
×
4M x16的SDRAM
HYB 39S256160AT - 8
PC100-222-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
4M x16的SDRAM
HYB 39S256160AT -8A PC100-322-620 P- TSOP - 54-2 （ 400mil ） 125 MHz的4B
×
4M x16的SDRAM
HYB 39S256160AT -8B PC100-323-620 P- TSOP - 54-2 （ 400mil ） 100 MHz的4B
×
4M x16的SDRAM
引脚定义和功能
CLK
CKE
CS
RAS
CAS
WE
A0 - A12
BA0 ， BA1
时钟输入
时钟使能
芯片选择
行地址选通
列地址选通
写使能
地址输入
BANK SELECT
DQ
DQM ， LDQM ，
UDQM
数据输入/输出
数据屏蔽
电源（ + 3.3V）
地
电源DQ的（ + 3.3 V ）
地面DQ的
没有连接
V
DD
V
SS
V
DDQ
V
SSQ
北卡罗来纳州
数据手册
2
1.00
HYB 39S256400 / 800 / 160AT
256兆位同步DRAM
16一M× 16
32 ×8
64男×4
V
DD
DQ0
V
DD
DQ0
V
DD
北卡罗来纳州
V
DDQ
DQ1
DQ2
V
DDQ
北卡罗来纳州
DQ1
V
DDQ
北卡罗来纳州
DQ0
V
SSQ
DQ3
DQ4
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
DQ5
DQ6
V
DDQ
北卡罗来纳州
DQ3
V
DDQ
北卡罗来纳州
DQ1
V
SSQ
DQ7
V
SSQ
北卡罗来纳州
V
SSQ
北卡罗来纳州
V
DD
LDQM
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
北卡罗来纳州
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
V
DD
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
北卡罗来纳州
V
SS
DQ7
V
SS
DQ15
V
SSQ
北卡罗来纳州
DQ3
V
SSQ
北卡罗来纳州
DQ6
V
SSQ
DQ14
DQ13
V
DDQ
北卡罗来纳州
北卡罗来纳州
V
DDQ
北卡罗来纳州
DQ5
V
DDQ
DQ12
DQ11
V
SSQ
北卡罗来纳州
DQ2
V
SSQ
北卡罗来纳州
DQ4
V
SSQ
DQ10
DQ9
V
DDQ
北卡罗来纳州
V
DDQ
北卡罗来纳州
V
DDQ
DQ8
V
SS
北卡罗来纳州
DQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
北卡罗来纳州
DQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
北卡罗来纳州
UDQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
V
SS
V
SS
TSOPII - 54 （ 400密耳× 875密耳，0.8 mm间距）
SPP04126
引脚配置为X4，X8 & X16有组织256M -的DRAM
数据手册
3
1.00
HYB 39S256400 / 800 / 160AT
256兆位同步DRAM
功能方框图
列地址
A0 - A9 ， A11 ， AP ，
BA0 ， BA1
行地址
A0 - A12,
BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
ROW
解码器
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
ROW
解码器
列解码器
感测放大器&我（ O）总线
ROW
解码器
列解码器
感测放大器&我（ O）总线
ROW
解码器
内存
ARRAY
内存
ARRAY
内存
ARRAY
内存
ARRAY
BANK 0
8196
x 2048
×4位
银行1
8196
x 2048
×4位
2银行
8196
x 2048
×4位
3银行
8196
x 2048
×4位
输入缓冲器
输出缓冲器
控制逻辑&
时序产生器
DQ0 - DQ3
CLK
CKE
CS
RAS
CAS
WE
DQM
SPB04127
框图： 64M
×
4 SDRAM （13 /11/2寻址）
数据手册
4
1.00
HYB 39S256400 / 800 / 160AT
256兆位同步DRAM
列地址
A0 - A9 ， AP ，
BA0 ， BA1
行地址
A0 - A12,
BA0 ， BA1
列地址
计数器
列地址
卜FF器
行地址
卜FF器
刷新计数器
ROW
解码器
列解码器
感测放大器&我（ O）总线
列解码器
感测放大器&我（ O）总线
ROW
解码器
列解码器
感测放大器&我（ O）总线
ROW
解码器
列解码器
感测放大器&我（ O）总线
ROW
解码器
内存
ARRAY
内存
ARRAY
内存
ARRAY
内存
ARRAY
BANK 0
8192
x 1024
×8位
银行1
8192
x 1024
×8位
2银行
8192
x 1024
×8位
3银行
8192
x 1024
×8位
输入缓冲器
输出缓冲器
控制逻辑&
时序产生器
DQ0 - DQ7
CLK
CKE
CS
RAS
CAS
WE
DQM
SPB04128
框图： 32M
×
8 SDRAM （13 / 10/2寻址）
数据手册
5
1.00
QQ：2880707522 复制
