【2006年12月HYB25DC512800C[E/F]HYB25DC512160C[E/F]5 1 】,IC型号HYB25DC512800CF-5,HYB25DC512800CF-5 PDF资料,HYB25DC512800CF-5经销商,ic,电子元器件-51电子网

2006年12月

HYB25DC512800C[E/F]

HYB25DC512160C[E/F]

5 1 2 - 兆比特 ouble - D ATA - R的吃了SD RAM

绿色产品

DDR SDRAM

互联网数据表

修订版1.3

互联网数据表

HYB25DC512[800/160]C[E/F]

512 - Mbit的双数据速率SDRAM

HYB25DC512800C [E / F] ， HYB25DC512160C [E / F]

修订历史： 2006-12 ，牧师1.3

页面

所有

科目（自上次调整的重大变化）

更新奇梦达

改编网络版

上一个版本： 2006-09 ，牧师1.2

我们倾听您的意见

你觉得本文件中的任何信息是错误的，不明确或缺少呢？

您的反馈将帮助我们不断改进本文档的质量。

请将您的建议（包括参照本文档）：

techdoc@qimonda.com

qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07

03292006-W2FE-ELDX

互联网数据表

HYB25DC512[800/160]C[E/F]

512 - Mbit的双数据速率SDRAM

概观

本章提供了512兆双倍数据速率SDRAM产品系列的概述，并介绍了其主要

的特点。

1.1

特点

突发长度：2， 4或8个

CAS延迟： 2 ， 2.5 ， 3

自动预充电选项为每个突发访问

自动刷新和自刷新模式

RAS-锁定支持

RAP

RCD

7.8

最大平均周期刷新间隔

2.5 V （ SSTL_2兼容）I / O

DDQ

= 2.5 V

0.2 V

= 2.5 V

0.2 V

PG- TFBGA -60和PG- TSOPII -66封装

符合RoHS标准的产品

双数据速率的架构：每个时钟两种数据传输

周期

双向数据选通（ DQS）发送和

与数据接收，以便在在捕获数据被用于

接收器

DQS是边沿对齐的数据进行读取和为中心 -

与写入的数据一致

差分时钟输入（ CK和CK ）

四个内部银行的并发操作

数据掩模（DM）写入数据

DLL对齐DQ和DQS转换与CK转换

进入每个积极的CK边缘的命令;数据和

数据掩码参考DQS的两个边缘

表1

性能

产品型号代码的运行速度

速度等级

马克斯。时钟频率

部件

@CL3

@CL2.5

@CL2

–5

DDR400B

–6

DDR333

166

133

单位

—

兆赫

CK3

CK2.5

CK2

200

166

133

修订版1.3 ， 2006-12

03292006-W2FE-ELDX

互联网数据表

HYB25DC512[800/160]C[E/F]

512 - Mbit的双数据速率SDRAM

1.2

描述

读取和写入访问到DDR SDRAM是迸发

导向;存取开始在一个选定的位置，并继续

对于地点在编程设定的号码

序列。访问开始与Active注册

命令，然后接着读或写

命令。地址位注册暗合了

ACTIVE命令用于选择银行和行是

访问。地址位注册暗合了

读或写命令用于选择银行和

开始为突发访问列位置。

在DDR SDRAM提供了可编程的读或写

2 ，4或8的位置突发长度。在自动预充电

功能可被使能，以提供一个自定时排

预充电时的突发访问结束时启动的。如

与标准的SDRAM中，流水线，多组结构

的DDR SDRAM的允许并发操作，从而

通过隐藏行预充电，提供高效的带宽

和激活时间。

自动刷新模式以及一个省电设置

掉电模式。所有输入均与行业兼容

标准SSTL_2 。所有输出SSTL_2 ， II类

兼容。

注意：所描述的功能和定时

包含在此数据表规格为

DLL中启用的操作模式。

在512兆位双数据速率SDRAM的是一个高速

的CMOS，包含动态随机存取存储器

536,870,912位。它在内部配置为四银行

DRAM 。

在512兆位双数据速率SDRAM采用一个双

数据速率的体系结构来实现高速操作。该

双倍数据速率的体系结构本质上是2n个预取

建筑与设计为传输两个数据接口

每个时钟周期的话在I / O引脚。一个单一的读或写

ACCESS

为

该

512 - Mbit的双数据速率SDRAM

有效地由一个单一的2n位的宽，一个时钟周期

在内部DRAM芯和2的数据传输

对应的n比特宽的二分之一时钟周期的数据传输

在I / O引脚。

双向数据选通（ DQS ）是外部发送。

与数据一起，用于在接收器中的数据采集应用。 DQS

由DDR SDRAM中读取一个闸门和传输

通过在写入内存控制器。 DQS是边沿对齐

与读取和中心对齐进行写入数据。

在512兆位双数据速率SDRAM从操作

差分时钟（ CK和CK ， CK的路口去HIGH

和CK变低被称为CK的上升沿）。

命令（地址和控制信号）被登记在

CK的每个上升沿。输入数据被登记在两个

DQS的边缘，和输出数据被引用到的两个边缘

DQS ，以及对照的两个边缘。

表2

对于符合RoHS的产品订货信息

产品型号

HYB25DC512800CE–5

HYB25DC512800CF-5

HYB25DC512160CF-5

HYB25DC512160CE-5

HYB25DC512800CE-6

HYB25DC512800CF-6

HYB25DC512160CF-6

HYB25DC512160CE-6

×16

PG-TSOPII-66

×8

2.5-3-3

166

2-3-3

133

DDR333

PG-TFBGA-60

×16

PG-TSOPII-66

组织。 CAS- RCD -RP

潜伏期

×8

3-3-3

时钟CAS- RCD -RP

（ MHz）的潜伏期

200

2.5-3-3

时钟速度

（兆赫）

166

DDR400B

包

PG-TSOPII-66

PG-TFBGA-60

记

1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义

在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，

铅，镉，六价铬，多溴联苯和多溴联苯醚。

修订版1.3 ， 2006-12

03292006-W2FE-ELDX

互联网数据表

HYB25DC512[800/160]C[E/F]

512 - Mbit的双数据速率SDRAM

芯片配置

一个DDR SDRAM的引脚配置中列出的功能

表3中。

在Pin ＃ / ＃缓冲柱所用的缩写

在解释

表4

和

表5

分别。管脚号为FBGA的描述

图1

并且TSOP的

包

图2

表3

DDR SDRAM的配置球

球＃ / ＃引脚

时钟信号

G2, 45

G3, 46

H3, 44

控制信号的

H7, 23

G8, 22

G7, 21

H8, 24

J8, 26

J7, 27

K7, 29

L8, 30

L7, 31

M8, 32

M2, 35

L3, 36

L2, 37

K3, 38

K2, 39

J3, 40

K8, 28

J2, 41

H2, 42

RAS

CAS

BA0

BA1

A10

A11

A12

F9, 17

A13

SSTL

—

SSTL

—

地址信号12

注：基于256 MB或更大的模具模块

注：基于128 MB或更小的裸片模块

地址信号13

注： 1基于千兆模块

注：基于512 MB或更小的裸片模块

地址总线11：0

行地址选通

列地址选通

写使能

芯片选择

银行地址总线2 ： 0

CK1

CKE

SSTL

时钟信号

互补时钟信号

时钟使能

名字

针

TYPE

卜FF器

TYPE

功能

地址信号

修订版1.3 ， 2006-12

03292006-W2FE-ELDX