【HM514265C系列HM51S4265C系列262,144-word×16位的动态随机存取存储器A】,IC型号HM51S4265CLJ-7,HM51S4265CLJ-7 PDF资料,HM51S4265CLJ-7经销商,ic,电子元器件-51电子网

HM514265C系列

HM51S4265C系列

262,144-word

×

16位的动态随机存取存储器

ADE - 203-309A （ Z）

1.0版

1995年7月21日

描述

日立HM51 （ S） 4265C是一款CMOS动态RAM举办的262,144字

×

16位。 HM51 （S） - 4265C

已通过采用0.8来实现更高密度，更高的性能和各种功能

m

CMOS工艺

技术和一些新的CMOS电路设计技术。该HM51 （ S） 4265C提供了扩展数据输出

（ EDO ）页面模式作为一种高速接入方式。复用地址输入允许HM51 （ S） 4265C是

封装在标准的400密耳的40引脚塑料SOJ和标准的400密耳44引脚塑料TSOPII 。国内

刷新定时器使HM51S4265C自我reflesh操作。

特点

采用5 V （ ± 10 ％）（ HM51 （S ） 4265C -6/ 7/8 ）

（±5％）（ HM51 （S） - 4265C -6R ）

高速

- 存取时间： 60纳秒/ 70纳秒/ 80纳秒（最大）

低功耗

- 主动模式： 825毫瓦/ 788毫瓦/ 770毫瓦/ 688毫瓦（最大）

- 待机模式： 11毫瓦（最大）（ HM51 （S） - 4265C -6 /7/ 8）的

10.5万千瓦（最大）（ HM51 （S ） 4265C - 6R ）

1.1毫瓦（最大）（L-版）（ HM51 （S） - 4265CL -6 /7/ 8）的

1.05毫瓦（最大）（L-版）（ HM51 （S） - 4265CL -6R ）

EDO页面模式功能

512更新周期： 8毫秒

128毫秒（L-版本）

刷新2变化

—

RAS-只

刷新

—

CAS先于RAS

刷新

2CAS字节控制

电池备份操作（ L-版）

自刷新操作（ HM51S4265C ）

HM514265C ， HM51S4265C系列

订购信息

型号

HM514265CJ-6

HM514265CJ-6R

HM514265CJ-7

HM514265CJ-8

HM514265CLJ-6

HM514265CLJ-6R

HM514265CLJ-7

HM514265CLJ-8

HM51S4265CJ-6

HM51S4265CJ-6R

HM51S4265CJ-7

HM51S4265CJ-8

HM51S4265CLJ-6

HM51S4265CLJ-6R

HM51S4265CLJ-7

HM51S4265CLJ-8

HM514265CTT-6

HM514265CTT-6R

HM514265CTT-7

HM514265CTT-8

HM514265CLTT-6

HM514265CLTT-6R

HM514265CLTT-7

HM514265CLTT-8

HM51S4265CTT-6

HM51S4265CTT-6R

HM51S4265CTT-7

HM51S4265CTT-8

HM51S4265CLTT-6

HM51S4265CLTT-6R

HM51S4265CLTT-7

HM51S4265CLTT-8

存取时间

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

60纳秒

70纳秒

80纳秒

400万44引脚塑料TSOPII （ TTP - 44 / 40DB ）

包

400万40引脚塑料SOJ （ CP- 40DA ）

2

HM514265C ， HM51S4265C系列

管脚配置

HM514265CJ / CLJ系列

HM51S4265CJ / CLJ系列

V

CC

I/O0

I/O1

I/O2

I/O3

V

CC

I/O4

I/O5

I/O6

I/O7

NC

WE

RAS

NC

A0

A1

A2

A3

V

CC

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

40

39

38

37

36

35

34

33

32

31

30

29

28

27

26

25

24

23

22

21

V

SS

I/O15

I/O14

I/O13

I/O12

V

SS

I/O11

I/O10

I/O9

I/O8

NC

LCAS

UCAS

OE

A8

A7

A6

A5

A4

V

SS

HM514265CTT/CLTTSeries

HM51S4265CTT/CLTTSeries

V

CC

I/O0

I/O1

I/O2

I/O3

V

CC

I/O4

I/O5

I/O6

I/O7

1

2

3

4

5

6

7

8

9

10

44

43

42

41

40

39

38

37

36

35

V

SS

I/O15

I/O14

I/O13

I/O12

V

SS

I/O11

I/O10

I/O9

I/O8

（ TOP VIEW ）

NC

WE

RAS

NC

A0

A1

A2

A3

V

CC

13

14

15

16

17

18

19

20

21

22

32

31

30

29

28

27

26

25

24

23

NC

LCAS

UCAS

OE

A8

A7

A6

A5

A4

V

SS

（ TOP VIEW ）

引脚说明

引脚名称

A0

–A8

功能

地址输入

—

行地址

—

列地址

—

刷新地址

数据输入/数据输出

行地址选通

列地址选通

读/写使能

OUTPUT ENABLE

电源（ + 5V）

地

无连接

A0

–

A8

A0

–

A8

A0

–

A8

I/O0

–

I/O15

RAS

UCAS ， LCAS

WE

OE

V

CC

V

SS

NC

3

HM514265C ， HM51S4265C系列

框图

I / O总线&列解码器

256 k存储阵列垫

ROW

解码器

ROW

解码器解码器

ROW

解码器

ROW

解码器

ROW

解码器解码器

ROW

解码器

选择器

I/O4

卜FF器

I/O5

卜FF器

I/O6

卜FF器

I/O7

卜FF器

256 k存储阵列垫

I/O11

卜FF器

外围电路

I/O3

卜FF器

I/O2

卜FF器

I/O1

卜FF器

I/O0

卜FF器

I/O15

卜FF器

I/O14

卜FF器

I/O13

卜FF器

I/O12

卜FF器

I/O11

I/O5

I/O10

卜FF器

I/O9

卜FF器

I/O8

卜FF器

I/O9

I/O6

I/O7

I/O8

外围电路

WE

RAS

地址

A0,A1,A2,A3

地址A4，A5

A6,A7,A8

LCAS

UCAS

OE

选择器

ROW

解码器

选择器

ROW

解码器

选择器

ROW

解码器

选择器

ROW

解码器

ROW

解码器解码器

ROW

解码器解码器

I / O总线&列解码器

256 k存储阵列垫

4

256 k存储阵列垫

外围电路

HM514265C ， HM51S4265C系列

操作模式

该HM51 （ S） 4265C系列有以下11个操作模式。

1.读周期

2.早期写周期

3.延迟写入周期

4.读 - 修改 - 写周期

5.

RAS-只

刷新周期

6.

CAS先于RAS

刷新周期

7.自我更新周期（ HM51S4265C ）

8. EDO页面模式读取周期

9. EDO页面模式的早期写周期

10. EDO页面模式延迟写入周期

11. EDO页面模式读 - 修改 - 写周期

输入

RAS

H

L

H到L

LCAS

H

L

H

L

H到L

L

UCAS

H

L

H

L

H

L

H到L

L

H

L

*2

L

*2

H到L

H

L

D

H

的LtoH

H

有效

开放

未定义

有效

开放

EDO页面模式读取周期

EDO页面模式早期的写周期

EDO页面模式延迟写入周期

EDO页面模式读取 - 修改 - 写周期

读周期（禁止输出）

WE

D

H

L

*2

L

*2

H到L

D

OE

D

L

D

H

的LtoH

D

产量

开放

有效

开放

未定义

有效

开放

手术

待机

读周期

早期写周期

延迟写入周期

读 - 修改 - 写周期

RAS-只

刷新周期

CAS先于RAS

刷新周期

自刷新周期（ HM51S4265C ）

注意事项： 1， H：高（无效） L：低（有效） D： H或L

2. t

WCS

≥

NS 0

早期写周期

t

WCS

< 0 NS

延迟写入周期

3.模式是通过的OR函数确定

UCAS

和

LCAS 。

（模式由最早的设定

UCAS

和

LCAS

由最新的主动力和复位

UCAS

和

LCAS

无效边沿）。然而

写操作和输出HIZ控制由每个独立完成

UCAS ， LCAS 。

恩。如果

RAS

= H到L ，

LCAS

= L,

UCAS

= H，则

CAS先于RAS

刷新周期被选择。

5