互联网数据表
HYS72T1G042ER–5–B
Registerd DDR2 SDRAM模组
HYS72T1G042ER–5–B
修订历史： 2007-04 ，牧师1.0
页面
所有
所有
科目（自上次调整的重大变化）
改编网络版
最后文件
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
04242007-NQ2Z-YM3O
2
互联网数据表
HYS72T1G042ER–5–B
Registerd DDR2 SDRAM模组
1
概观
本章介绍了240针双概述模具注册DDR2 SDRAM模组系列产品，并描述其
主要特性。
1.1
特点
平均更新周期7.8
s
在
T
例
低于85 ℃，
在85 ℃ 95℃ 3.9μs 。
通过EMRS2设置可编程自刷新速率
通过EMRS2设置可编程部分阵列刷新
DCC通过EMRS2设置启用
所有输入和输出SSTL_1.8兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称） ：
42毫米高133.35毫米宽
基于标准的参考布局生卡“ Z”
符合RoHS标准的产品
1)
240针PC2-3200 DDR2 SDRAM内存模块。
1024M
×72
模块组织2
×
256M
×
4芯片
组织
标准双倍数据速率 - 双同步DRAM
（ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）电源
供应
8 GB建成的1Gbit DDR2 SDRAM芯片的P- TFBGA - 71
chipsize包
比DDR2-400快所有速度等级符合
DDR2-400时序规范。
可编程CAS潜伏期（ 3 ， 4和5 ） ，突发长度
（ 8 & 4 ）和突发类型
自动刷新（ CBR）和自刷新
表1
性能表
产品型号代码的运行速度
速度等级
马克斯。时钟频率
@CL5
@CL4
@CL3
分钟。 RAS -CAS延迟
分钟。行预充电时间
分钟。行活动时间
分钟。行周期时间
–5
PC2-3200 3-3-3
单位
—
兆赫
兆赫
兆赫
ns
ns
ns
ns
f
CK5
f
CK4
f
CK3
t
RCD
t
RP
t
RAS
t
RC
200
200
200
15
15
40
55
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
1.0版， 2007-04
04242007-NQ2Z-YM3O
3
互联网数据表
HYS72T1G042ER–5–B
Registerd DDR2 SDRAM模组
1.2
描述
电容器被安装在PCB板。安装DIMM
功能串行存在检测基于串行é
2
舞会
使用2针I设备
2
C协议。前128个字节是
编程的配置数据和被写保护;
第二个128字节是提供给客户。
奇梦达HYS72T1G042ER - 5 -B模块的家人
注册的DIMM模块“的RDIMM ” 42毫米高
基于DDR2技术。的DIMM ECC提供
在1024M模块
×
72 （ 8 GB）组织和密度，
用于安装到240针的连接器的插座。
存储器阵列的设计与叠1千兆位双精度型
数据速率 - 双（DDR2 ）同步DRAM中。
所有的控制
和地址信号上使用的DIMM重新驱动
注册设备和锁相环（PLL）的时钟分配。
这降低了电容性负载的系统总线，但
增加了一个周期的SDRAM的定时。
脱钩
表2
对于符合RoHS的产品订货信息
产品类型
1)
PC2–3200
HYS72T1G042ER–5–B
8 GB 4R × 4 PC2-3200R - 333-12 -ZZ
4行列， ECC
2
×
256Mbit(
×
4
)
1 ）所有产品类型数字结尾的地方的代码，指定硅片版本。例如： HYS72T1G042ER -5 -B中，指示修订版
“B”的模具被用于DDR2 SDRAM组件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
此数据的
表。
2 ）合规守则印在模块标签上，并描述了速度等级，例如“ 4R × 4 PC2-3200R - 333-12 -ZZ ”，其中
3200R是指注册DIMM模块， 3.2 GB /秒的带宽模块和“ 333-12 ”，是指列地址选通（ CAS ）延迟
= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD 1.2版并制作
对原卡“ Z” 。
合规守则
2)
描述
SDRAM
技术
表3
地址格式
DIMM
密度
8 GB的
模块
组织
1024M
×
72
内存
秩
4
ECC /
非ECC
ECC
＃的＃的SDRAM行/行/列
位
36
14/3/11
生
卡
Z
表4
在模块组件
产品类型
1)
HYS72T1G042ER
DRAM组件
1)
HYB18T2G402BF
DRAM密度
1千兆
DRAM组织
2
×
256M
×
4
记
2)
1 ）绿色产品
2）关于这些模块在DRAM元件的所有功能的详细描述，请参见组件数据表。
1.0版， 2007-04
04242007-NQ2Z-YM3O
4
互联网数据表
HYS72T1G042ER–5–B
Registerd DDR2 SDRAM模组
2
引脚配置
和
表7
分别。管脚号在描绘
图1 。
注册DDR2 SDRAM DIMM的引脚配置
在被列出的功能
表5
（ 240针） 。缩写
列引脚和缓冲器类型用于解释
表6
表5
RDIMM的引脚配置
球NO 。
时钟信号
185
186
52
171
CK0
CK0
CKE0
CKE1
NC
控制信号的
193
76
S0
S1
NC
220,
S2
NC
221
S3
NC
192
74
73
18
地址信号
71
190
54
BA0
BA1
BA2
NC
I
I
I
I
SSTL
SSTL
SSTL
SSTL
银行地址总线2
大于512MB的DDR2 SDRAM更高
没有连接
超过1GB的DDR2 SDRAM少
银行地址总线1 ： 0
RAS
CAS
WE
RESET
I
I
NC
I
NC
I
NC
I
I
I
I
SSTL
SSTL
—
SSTL
排名第2的选择S2
—
SSTL
排名第3被选中S3
—
SSTL
SSTL
SSTL
CMOS
寄存器复位
没有连接
注： 1等级， 2 ，队伍模块
行地址选通（RAS） ，列地址选通（CAS） ，写
使能（ WE）
没有连接
注： 1等级， 2 ，队伍模块
芯片选择
注： 2 -行列模块
没有连接
注： 1级模块
I
I
I
I
NC
SSTL
SSTL
SSTL
SSTL
—
时钟使能1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
时钟信号CK0 ，互补时钟信号CK0
名字
针
TYPE
卜FF器
TYPE
功能
1.0版， 2007-04
04242007-NQ2Z-YM3O
5
互联网数据表
HYS72T[512/1G]0x2EP–[3S/3.7]–B
Registerd DDR2 SDRAM模组
HYS72T512022EP - 3.7 -B ， HYS72T512022EP - 3S -B
修订历史： 2007-03 ，牧师1.0
页面
所有
所有
科目（自上次调整的重大变化）
改编网络版
最后文件
我们倾听您的意见
你觉得本文件中的任何信息是错误的，不明确或缺少呢？
您的反馈将帮助我们不断改进本文档的质量。
请将您的建议（包括参照本文档） ：
techdoc@qimonda.com
qag_techdoc_rev400 / 3.2质量保证小组/ 2006-08-07
03292007-RHOW-C5L6
2
互联网数据表
HYS72T[512/1G]0x2EP–[3S/3.7]–B
Registerd DDR2 SDRAM模组
1
概观
本章给出了1.8 V 240针双概述模具注册DDR2 SDRAM模组与奇偶校验位产品系列
并描述了其主要特性。
1.1
特点
通过EMRS2设置可编程的自刷新率
通过EMRS2设置可编程部分阵列刷新
通过EMRS2设置DCC使
所有输入和输出SSTL_18兼容
片外驱动器阻抗调整（ OCD）和片上
端接（ ODT ）
串行存在检测为E
2
舞会
RDIMM尺寸（标称）：30毫米高， 133.35毫米
WIDE
基于标准的参考卡的布局原卡“ K”
所有速度等级的速度比DDR2-400符合
DDR2-400时序规范。
符合RoHS标准的产品
1)
240针PC2-5300和PC2-4200 DDR2 SDRAM
内存模块。
512M
×72
模块组织2
×
256M
×
4芯片
组织
注册的DIMM内存奇偶校验位地址和控制总线
建成的1Gbit DDR2 SDRAM芯片的4GB模组
P- TFBGA - 71 chipsize包。
标准双倍数据速率 - 双同步DRAM
（ DDR2 SDRAM ），采用单+ 1.8 V （ ± 0.1 V）电源
供应
可编程CAS潜伏期（ 3 ， 4 ， 5 ， 6 ） ，突发长度
（ 4 & 8 ）和突发类型
自动刷新（ CBR）和自刷新
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子设备中限制的定义
在指令2002/95 /由27理事会，欧洲议会和2003年1月发行的这些物质包括汞EC ，
铅，镉，六价铬，多溴联苯和多溴联苯醚。
1.0版， 2007-03
03292007-RHOW-C5L6
3
互联网数据表
HYS72T[512/1G]0x2EP–[3S/3.7]–B
Registerd DDR2 SDRAM模组
1.2
描述
加载到系统总线，但增加了一个周期到SDRAM
时序。去耦电容器被安装在PCB上
板。该功能的DIMM串行存在检测的基础上
串行ê
2
使用2针我PROM设备
2
C协议。第一
128字节被编程的配置数据和
128字节是提供给客户。
奇梦达HYS72T512022EP- [ 3S / 3.7 ] -B模块系列
被注册的DIMM （带奇偶校验）以30毫米的高度模块
基于DDR2技术。
DIMM是作为ECC模块512M
×
72 （ 4 GB ）
组织和密度，用于安装到240针
连接器插座。
存储器阵列的设计与1-Gb双数据速率 -
二（DDR2 ）同步DRAM中。所有的控制和地址
通过寄存器设备的信号重新驱动的DIMM和
锁相环（PLL）的时钟分配。这降低了电容
表1
对于符合RoHS的产品订货信息
产品类型
1)
PC2–4200
HYS72T512022EP–3.7–B
PC2–5300
HYS72T512022EP–3S–B
4 GB 2R × 4 PC2-5300P - 555-12 - K0
2级， ECC
2
×
256兆位（ ×4）的
1 ）所有产品类型数量结束与一个地方的代码，指定硅片版本。例如： HYS72T512022EP - 3.7 -B ，表示修订版
“B”的模具被用于DDR2 SDRAM组件。对于所有的奇梦达DDR2模块和组件的命名看
第6章
此数据的
表。
2 ）合规守则印在模块标签上，并描述了速度等级，如“ PC2-4200R - 444-12 - F0 ”，其中4200P
指注册DIMM模块（带奇偶校验位）与4.26 GB /秒的带宽模块和“ 444-12 ”，是指列地址选通
（ CAS ）延迟= 4 ，行列延时（ RCD ）的延迟= 4，行预充电（ RP ）延迟= 4采用了最新的JEDEC SPD 1.2版
并制作的原始卡“ F”
合规守则
2)
描述
SDRAM
技术
2
×
256兆位（ ×4）的
4 GB 2R × 4 PC2-4200P - 444-12 - K0
2级， ECC
表2
地址格式表
DIMM
密度
4 GB的
模块
组织
512M
×
72
内存
秩
2
ECC /
非ECC
ECC
＃的＃的SDRAM行/行/列
位
36
14/3/11
生
卡
K
表3
在模块组件
产品类型
1)
HYS72T512022ER
DRAM组件
1)2)
HYB18T2G402BF
DRAM密度
2×1千兆
DRAM组织
2
×
256M
×
4
1 ）绿色产品
2）关于这些模块在DRAM元件的所有功能的详细描述，请参见组件数据表。
1.0版， 2007-03
03292007-RHOW-C5L6
4
互联网数据表
HYS72T[512/1G]0x2EP–[3S/3.7]–B
Registerd DDR2 SDRAM模组
2
引脚配置
和
表6
分别。管脚号在描绘
图1 。
注册DDR2 SDRAM DIMM的引脚配置
在被列出的功能
表4
（ 240针） 。缩写
列引脚和缓冲器类型用于解释
表5
表4
RDIMM的引脚配置
球NO 。
时钟信号
185
186
52
171
CK0
CK0
CKE0
CKE1
NC
控制信号的
193
76
S0
S1
NC
192
74
73
18
地址信号
71
190
54
BA0
BA1
BA2
NC
I
I
I
I
SSTL
SSTL
SSTL
SSTL
银行地址总线2
大于512MB的DDR2 SDRAM更高
没有连接
超过1GB的DDR2 SDRAM少
银行地址总线1 ： 0
RAS
CAS
WE
RESET
I
I
NC
I
I
I
I
SSTL
SSTL
—
SSTL
SSTL
SSTL
CMOS
寄存器复位
片选等级1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
行地址选通（RAS） ，列地址选通（CAS） ，写
使能（ WE）
I
I
I
I
NC
SSTL
SSTL
SSTL
SSTL
—
时钟使能1 ： 0
注： 2 -行列模块
没有连接
注： 1级模块
时钟信号CK0 ，互补时钟信号CK0
名字
针
TYPE
卜FF器
TYPE
功能
1.0版， 2007-03
03292007-RHOW-C5L6
5
QQ：2881677436 复制
