互联网数据表
HYB18H256321BF
256兆GDDR3
1.2
描述
奇梦达256兆GDDR3图形内存是一种高速存储设备，专为高带宽密集型
应用，如PC图形系统。该芯片的4个银行体系结构进行了优化，速度快。
HYB18H256321BF使用双数据速率接口和一个4
n
- 预取架构。该GDDR3接口传输两个32
每个时钟周期比特宽的数据字到/从I / O引脚。对应于该4
n
- 预取单个读或写访问权限由
一个128比特宽，一个时钟周期的数据在内部存储器中的核心和四个相应的32位宽的二分之一，顺时针转
周期数据传输的I / O引脚。
单端单向读取和写入数据选通信号，同时发送读取和写入分别数据
为了在两个图形SDRAM和控制器中的接收器正确地捕获数据。数据选通信号的组织
每对32位宽的接口的字节。对于读命令RDQS是边沿对齐的数据，并且WDQS是中央重点
与写命令的数据一致。
该HYB18H256321BF工作在差分时钟（ CLK和CLK ） 。命令（地址和控制信号）的
在CLK的每一个上升沿注册。输入数据被登记在WDQS的两个边缘，而输出数据被引用到
RDQS的两个边缘。
在本文档中提到的“ CLK的上升沿， ”暗示CLK的上升沿的交叉和下降沿
的CLK 。同样，“ CLK的负边沿”，是指CLK的负边沿和CLK的上升沿的交叉。
引用RDQS都应当被解释为任何或所有RDQS<3 ： 0> 。 WDQS ，糖尿病和DQ应该以类似的解释
时尚。
读取和写入访问到HYB18H256321BF是突发式。突发长度被固定为4和8和两个最低
突发地址显著位“不关心”，并在内部设置为LOW 。访问开始时的注册
激活命令，然后接着读或写命令。地址位注册暗合了
激活命令用于选择要访问的银行，该行。地址位注册暗合了
读或写命令用于选择银行和突发访问的列位置。每4银行
由4096行单元和512列的位置。自动预充电功能可以读取和合并
WRITE ，以提供一个自定时行预充电时的突发访问结束时启动的。管道内衬，多组
在HYB18H256321BF的架构允许并发操作，从而通过隐藏行提供高效带宽
预充电及激活时间。
“开模终端”接口（ ODT）进行了优化，高频数字数据传输和内部控制。该
端接电阻值可以使用一个外部电阻器ZQ或禁用通过扩展模式寄存器进行设置。
输出驱动器阻抗可以通过使用扩展模式寄存器设置。它可以被设置为ZQ / 6 （自动校准）或
到35％，40或45欧姆。
自动刷新和掉电与自刷新操作的支持。
一个工业标准的PG- TFBGA -136封装用它可实现超高速数据传输速率和简单
升级从以前的DDR SDRAM显卡产品的路径。
牧师0.80 ， 2007-09
09132007-07EM-7OYI
4
QQ：2881677436 复制
