初步
HY5V52CF
4银行x 2米X 32位同步DRAM
描述
海力士HY5V52CF是268,435,456bit CMOS同步DRAM ，非常适用于存储应用
这需要广泛的数据I / O和高带宽。 HY5V52CF组织为2,097,152x32 4banks 。
HY5V52CF是提供参考时钟的正边缘完全同步操作。所有的输入和输出
与时钟输入的上升沿同步。的数据通路内部流水线达到非常高的频带 -
宽度。所有的输入和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读（ 2个读延迟或3） ，数量或写入
由一个单一的控制命令（ 1,2,4,8或整页突发长度）发起的周期，突发计数
序列（顺序或交错） 。一阵正在进行读或写周期可以由突发终止被终止
命令，或者可以通过一个新的脉冲串被中断并在替换的读或写命令中的任何周期。 （该流水线
设计不是由` 2N`规则的限制。 ）
特点
JEDEC标准的3.3V电源
所有器件引脚与LVTTL接口兼容
90Ball FBGA与引脚间距为0.8mm
所有输入和输出参考的正边缘
系统时钟
通过DQM0,1,2和3个数据屏蔽功能
国内四家银行的操作
突发读取单一写操作
可编程CAS延时; 2 ， 3个时钟
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
- 1，2 ，4或8对交错突发
订购信息
产品型号
HY5V52(L)F-8
HY5V52(L)F-P
HY5V52(L)F-S
时钟频率
125MHz
100MHz
100MHz
组织
4Banks X 2Mbits
x32
4Banks X 2Mbits
x32
4Banks X 2Mbits
x32
接口
LVTTL
LVTTL
LVTTL
包
90Ball FBGA
90Ball FBGA
90Ball FBGA
这份文件是一个普通的产品说明，如有变更，恕不另行通知。 Hynix半导体公司不承担
用于描述电路的任何责任。没有专利许可。
修订版0.2 / 6月02
HY5V52CF
球CON组fi guration
1
A
Q 26
Q 24
VSS
VDD
Q 23
Q 21
2
3
4
5
6
7
8
9
B
Q 28
VDDQ
VSSQ
VDDQ
VSSQ
Q 19
C
VSSQ
Q 27
Q 25
Q 22
Q 20
VDDQ
D
VSSQ
Q 29
Q 30
Q 17
Q 18
VDDQ
E
VDDQ
Q 31
NC
NC
问题16
VSSQ
F
VSS
DQM3
A3
A2
DQM2
VDD
G
A4
A5
A6
A 10
A0
A1
H
A7
A8
NC
T O服务P V IE W
NC
BA1
A 11
J
LK
CKE
A9
BA0
/ （C S）
/ R A S
K
DQM1
NC
NC
/ C A S
/ W ê
DQM0
L
VDDQ
DQ8
VSS
VDD
DQ7
VSSQ
M
VSSQ
Q 10
DQ9
DQ6
DQ5
VDDQ
N
VSSQ
Q 12
问题14
DQ1
DQ3
VDDQ
P
Q 11
VDDQ
VSSQ
VDDQ
VSSQ
DQ4
R
Q 13
问题15
VSS
VDD
DQ0
DQ2
球说明
针
CLK
CKE
CS
BA0 ， BA1
A0 ~ A11
时钟
时钟使能
芯片选择
银行地址
地址
行地址选通，
列地址选通，
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
引脚名称
描述
系统时钟输入。所有其它输入被登记到在SDRAM中
上升CLK的边缘。
控制内部时钟信号和去激活时， SDRAM的将其中
中断电状态，暂停或自刷新
启用或禁用除CLK ， CKE和DQM所有输入
选择银行RAS活动期间激活
CAS活动期间选择银行进行读/写
行地址： RA0 RA11 ，列地址： CA0 CA8
自动预充电标志： A10
RAS ， CAS和WE定义操作
请参阅功能真值表细节
控制输出缓冲器中读取模式和口罩的输入数据在写入模式
复用的数据输入/输出引脚
电源为内部电路和输入缓冲器
电源，输出缓冲器
无连接
RAS ， CAS ， WE
DQM0~3
DQ0 DQ31
V
DD
/V
SS
V
DDQ
/V
SSQ
NC
修订版0.2 / 6月02
3
HY5V52CF
绝对最大额定值
参数
环境温度
储存温度
任何引脚相对于V电压
SS
在V电压
DD
相对于V
SS
短路输出电流
功耗
焊接温度
时间
T
A
T
英镑
V
IN
, V
OUT
V
DD,
V
DDQ
I
OS
P
D
T
SOLDER
符号
0 ~ 70
-55 ~ 125
-1.0 ~ 4.6
-1.0 ~ 4.6
50
1
260
10
等级
°C
°C
V
V
mA
W
°C
美国证券交易委员会
单位
注意：
工作在高于绝对最大额定值可以器件的可靠性产生不利影响
DC工作条件
值（TA = 0 70℃ ）
参数
电源电压
输入高电压
输入低电压
符号
V
DD
, V
DDQ
V
IH
V
IL
民
3.135
2.0
V
SSQ
- 0.3
典型值。
3.3
3.0
0
最大
3.6
V
DDQ
+ 0.3
0.8
单位
V
V
V
记
1
1,2
1,3
注意：
1.所有电压参考V
SS
= 0V
2.V
IH
（max）是可接受的5.6V的交流脉冲宽度与
≤3ns
时间没有输入钳位二极管
3.V
IL
（分钟）是可以接受的-2.0V交流脉冲宽度
≤3ns
时间没有输入钳位二极管
交流工作条件下
（ TA = 0 70 ° C， 3.0V
≤V
DD
≤3.6V,
V
SS
= 0V - 注1）
参数
AC输入高/低电平电压
输入定时测量参考电平电压
输入的上升/下降时间
输出定时测量参考电平
输出负载电容的访问时间测量
符号
V
IH
/ V
IL
VTRIP
TR / TF
Voutref
CL
价值
2.4/0.4
1.4
1
1.4
30
单位
V
V
ns
V
pF
1
记
注意：
1.输出负载来测量访问时间相当于两个TTL门和一个电容（ 30pF的）
有关详细信息，请参阅AC / DC输出负载电路
修订版0.2 / 6月02
4
HY5V52CF
电容
参数
输入电容
CLK
A0 A11 ， BA0 ， BA1 ， CKE ， CS ， RAS ，
CAS，WE ， DQM0 3
数据输入/输出电容
DQ0 DQ31
（ TA = 25°C ， F = 1MHz时， VDD = 3.3V ）
针
符号
C
I1
CI
2
C
I / O
民
待定
待定
待定
最大
待定
待定
待定
单位
pF
pF
pF
输出负载电路
Vtt=1.4V
Vtt=1.4V
RT=500
RT=50
产量
30pF
产量
Z0 = 50
30pF
DC输出负载电路
AC输出负载电路
DC特性I
（直流工作条件，除非另有说明）
参数
输入漏电流
输出漏电流
输出高电压
输出低电压
I
LI
I
LO
V
OH
V
OL
符号
分钟。
-1
-1
2.4
-
最大
1
1
-
0.4
单位
uA
uA
V
V
记
1
2
I
OH
= -2mA
I
OL
= + 2毫安
注意：
1.V
IN
= 0至3.6V ，所有其他引脚都没有被测= 0V
2.D
OUT
被禁用，V
OUT
= 0 3.6V
修订版0.2 / 6月02
5
HY5V52CF
直流特性II
（直流工作条件，除非另有说明）
速度
参数
符号
测试条件
-8
工作电流
预充电待机
当前
在掉电模式
IDD1
IDD2P
IDD2PS
突发长度= 1 ，一家银行主动
t
RC
≥
t
RC
（分钟） ，我
OL
=0mA
CKE
≤
V
IL
（最大值），叔
CK
= 10ns的
CKE
≤
V
IL
（最大值），叔
CK
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CK
= 10ns的
输入信号在一个时间变
2clks 。所有其他引脚
≥
VDD - 0.2V或
≤
0.2V
待定
-P
待定
S
待定
mA
1
单位
记
待定
mA
待定
待定
mA
预充电待机
当前
在非掉电模式
IDD2N
IDD2NS
IDD3P
IDD3PS
CKE
≥
V
IH
（分钟） ，T
CK
=
∞
输入信号是稳定的。
CKE
≤
V
IL
（最大值），叔
CK
= 10ns的
CKE
≤
V
IL
（最大值），叔
CK
=
∞
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CK
= 10ns的
输入信号在一个时间变
2clks 。所有其他引脚
≥
V
DD
-0.2V或
≤
0.2V
待定
待定
mA
主动待机电流
在掉电模式
待定
待定
mA
IDD3N
主动待机电流
在非掉电模式
IDD3NS
CKE
≥
V
IH
（分钟） ，T
CK
=
∞
输入信号是稳定的。
t
t
CK
≥
t
CK
（分钟） ，我
OL
=0mA
CL=3
CL=2
待定
-
待定
待定
待定
待定
待定
待定
mA
待定
待定
mA
2
3
mA
4
1
突发模式工作
当前
自动刷新当前
IDD4
所有银行都主动
t
RC
≥
t
RC
（分钟） ，所有银行主动
CKE
≤
0.2V
IDD5
待定
待定
自刷新电流
IDD6
注意：
1.I
DD1
我
DD4
取决于输出负载和循环率。规定值的测量与输出开路
2.Min 。 TRRC的（ RAS刷新周期时间）显示在交流特性II
3.HY5V52CF-8/P/S
4.HY5V52CL ：F - 8 / P / S
修订版0.2 / 6月02
6
QQ：2880707522 复制
