HY57V641620HG -I系列
4库x 1米x 16Bit的同步DRAM
描述
海力士HY57V641620HG是67108864位CMOS同步DRAM ，非常适合移动应用的R，它要求
低功耗和宽温度范围。 HY57V641620HG组织为1,048,576x16 4banks 。
HY57V641620HG是提供参考时钟的正边缘完全同步操作。所有输入和输出都是同步的
认列与时钟输入的上升沿。的数据通路内部流水线，以达到非常高的带宽。所有的输入和输出
电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读（ 2个读延迟或3） ，数量或写启动周期
由一个单一的控制命令（突发的1,2,4,8或整页长度），以及脉冲串计数序列（顺序或交错） 。一阵
读或写周期的进展可以由脉冲串被终止终止命令，或者可以通过一个新的脉冲串被中断并在更换
读或写命令在任何周期。 （此流水线设计不是由` 2N`规则的限制。 ）
特点
单3.3 ± 0.3V电源
注）
所有器件引脚与LVTTL接口兼容
JEDEC标准400mil 54pin TSOP- II ，具有0.8mm
引脚间距
所有输入和输出参考的正边缘
系统时钟
通过UDQM或LDQM数据屏蔽功能
国内四家银行的操作
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
- 1，2 ，4或8对交错突发
可编程CAS延时; 2 ， 3个时钟
订购信息
产品型号
HY57V641620HGT-5I/55I/6I/7I
HY57V641620HGT-KI
HY57V641620HGT-HI
HY57V641620HGT-8I
HY57V641620HGT-PI
HY57V641620HGT-SI
HY57V641620HGLT-5I/55I/6I/7I
HY57V641620HGLT-KI
HY57V641620HGLT-HI
HY57V641620HGLT-8I
HY57V641620HGLT-PI
HY57V641620HGLT-SI
时钟频率
200/183/166/143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
200/183/166/143MHz
133MHz
133MHz
125MHz
100MHz
100MHz
动力
组织
接口
包
正常
4Banks X 1Mbits
x16
LVTTL
400mil 54pin TSOP II
低功耗
注： VDD （最小值） HY57V641620HG （ L）的T- 5I / 55I / 6I为3.135V
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担使用任何责任
电路的描述。没有专利许可。
1.0版/一月02
1
HY57V641620HG
引脚配置
V
DD
DQ0
V
DDQ
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DDQ
DQ5
DQ6
V
SSQ
DQ7
V
DD
LDQM
/ WE
/ CAS
/ RAS
/ CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
SSQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
UDQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
54pin TSOP II
400mil X 875mil
0.8毫米引脚间距
引脚说明
针
CLK
CKE
CS
BA0,BA1
A0 ~ A11
时钟
时钟使能
芯片选择
银行地址
地址
行地址选通，
列地址选通，
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
引脚名称
描述
系统时钟输入。所有其它输入被登记到在SDRAM中
CLK的上升沿
控制内部时钟信号和去激活时， SDRAM的将其中
中断电状态，暂停或自刷新
启用或禁用除CLK ， CKE和DQM所有输入
选择银行RAS活动期间激活
CAS活动期间选择银行进行读/写
行地址： RA0 RA11 ，列地址： CA0 CA7
自动预充电标志： A10
RAS ， CAS和WE定义操作
请参阅功能真值表细节
控制输出缓冲器中读取模式和口罩的输入数据在写入模式
复用的数据输入/输出引脚
电源为内部电路和输入缓冲器
电源，输出缓冲器
无连接
RAS ， CAS ， WE
LDQM ， UDQM
DQ0 DQ15
V
DD
/V
SS
V
DDQ
/V
SSQ
NC
1.0版/一月02
2
HY57V641620HG
功能框图
为1Mbit X 4banks ×16的I / O同步DRAM
自刷新逻辑
＆放大器;定时器
内部行
计数器
CLK
CKE
CS
状态机
RAS
CAS
WE
UDQM
LDQM
行活动
1Mx16银行3
ROW
PRE
解码器
1Mx16银行2
X解码器
1Mx16银行1
X解码器
1Mx16银行0
X解码器
DQ0
DQ1
I / O缓冲器&逻辑
感测放大器& I / O门
X解码器
刷新
COLUMN
活跃
内存
CELL
ARRAY
COLUMN
PRE
解码器
解码器
DQ14
DQ15
BANK SELECT
列添加
计数器
A0
A1
地址缓冲器
A11
BA0
BA1
地址
注册
BURST
计数器
模式寄存器
CAS延迟
数据输出控制
管线控制
1.0版/一月02
3
HY57V641620HG
绝对最大额定值
参数
环境温度
储存温度
任何引脚相对于V电压
SS
在V电压
DD
相对于V
SS
短路输出电流
功耗
焊接温度
时间
T
A
T
英镑
V
IN
, V
OUT
V
DD,
V
DDQ
I
OS
P
D
T
SOLDER
符号
-40 ~ 85
-55 ~ 125
-1.0 ~ 4.6
-1.0 ~ 4.6
50
1
260
10
等级
°C
°C
V
V
mA
W
°C
美国证券交易委员会
单位
注意：
工作在高于绝对最大额定值可以器件的可靠性产生不利影响
DC工作条件
（ TA = -40至85°C ）
参数
电源电压
输入高电压
输入低电压
符号
V
DD
, V
DDQ
V
IH
V
IL
民
3.0
2.0
V
SSQ
- 2.0
典型值。
3.3
3.0
0
最大
3.6
V
DDQ
+ 2.0
0.8
单位
V
V
V
记
1,2
1,3
1,4
注意：
1.所有电压参考V
SS
= 0V
2.VDD （分） HY57V641620HG （ L）的T- 5I / 55I / 6I为3.135V
3.V
IH
（max）是可接受的5.6V的交流脉冲宽度与
≤3ns
持续时间
4.V
IL
（分钟）是可以接受的-2.0V交流脉冲宽度
≤3ns
持续时间
交流工作条件下
（ TA = -40 85°C ，V
DD
=3.3
±
0.3V
Note2
, V
SS
=0V)
参数
AC输入高/低电平电压
输入定时测量参考电平电压
输入的上升/下降时间
输出定时测量参考电平
输出负载电容的访问时间测量
符号
V
IH
/ V
IL
VTRIP
TR / TF
Voutref
CL
价值
2.4/0.4
1.4
1
1.4
50
单位
V
V
ns
V
pF
1
记
注意：
1.输出负载来测量访问时间相当于两个TTL门和一个电容（ 50pF的）
有关详细信息，请参阅AC / DC输出电路
2.VDD （分） HY57V641620HG （ L）的T- 5I / 55I / 6I为3.135V
1.0版/一月02
4
HY57V641620HG
电容
（ TA = 25°C ， F = 1MHz的）
参数
输入电容
CLK
A0 A11 ， BA0 ， BA1 ， CKE ， CS ， RAS ，
CAS，WE ， UDQM ， LDQM
数据输入/输出电容
DQ0 DQ15
针
符号
C
I1
CI
2
C
I / O
民
2
2.5
2
最大
4
5
6.5
单位
pF
pF
pF
输出负载电路
Vtt=1.4V
RT=250
产量
产量
50pF
50pF
DC输出负载电路
AC输出负载电路
DC特性I
（ TA = -40 85°C ，V
DD
=3.3
±
0.3V
Note3
)
参数
输入漏电流
输出漏电流
输出高电压
输出低电压
I
LI
I
LO
V
OH
V
OL
符号
分钟。
-1
-1
2.4
-
最大
1
1
-
0.4
单位
uA
uA
V
V
记
1
2
I
OH
= -4mA
I
OL
= + 4毫安
注意：
1.V
IN
= 0至3.6V ，所有其他引脚没有在V测试
IN
=0V
2.D
OUT
被禁用，V
OUT
= 0 3.6
1.0版/一月02
5
QQ：2880707522 复制
