添加收藏夹  设为首页  深圳服务热线：13692101218  13751165337
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13692101218
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1087页 > HS9-82C37ARH-8
性S E M I C 0 N D ü （C T）
HS-82C37ARH
抗辐射CMOS高
高性能可编程DMA控制器
描述
Harris的HS- 82C37ARH是增强，辐射
加固的CMOS版本的行业标准的8237A
直接存储器访问（ DMA）控制器，使用所制造的
哈里斯硬化音响场，自对准硅栅CMOS
流程。该HS- 82C37ARH提供了更多的功能，
改进的性能，并显着地降低了功率
消费对辐射的环境。高速，
抗辐射，以及行业标准CON组fi guration
在HS- 82C37ARH使其与辐射兼容
硬化的微处理器，如HS- 80C85RH和
在HS- 80C86RH 。
在HS- 82C37ARH可以提高系统的性能
允许外部设备直接传输数据或从
系统内存。内存到内存的传输能力
还提供，伴随着一个存储器块的初始化
功能。 DMA请求可以由生成
硬件或软件，并且每个信道是独立地
编程具有多种功能灵活的
操作。
静态CMOS电路设计，确保低操作功率和
可门控时钟工作的进一步减少
力。多模可编程性允许用户选择
从三种基本类型的DMA服务和侦察组fi guration
在程序控制下是可能的，即使在时钟的
控制器停止。每个通道都有一个完整的64K地址，
字计数范围，并且可以被编程为autoinitialize
这些寄存器的DMA之后终止（结束进程） 。
哈里斯硬科幻场CMOS工艺的结果
性能等于或大于现有的辐射电阻
坦产品的功率的一小部分。
1995年8月
特点
抗辐射
- 总剂量>10
5
RAD （SI ）
- 瞬态翻转> 10
8
RAD （SI ） / S
- 闭锁免费EPI -CMOS
低功耗
- IDDSB = 50μA最大
- IDDOP = 4.0毫安/ MHz最大
引脚兼容NMOS 8237A和哈里斯
82C37A
高速数据传输速率为2.5 Mbps的5MHz的
时钟
四个独立的可屏蔽通道Autoinitializa-
化能力
可扩展到任何通道数
内存到内存的传输能力
CMOS兼容
硬化现场，自对准，结隔离CMOS
过程
单5V电源
军用温度范围-55
o
C至+ 125
o
C
订购信息
产品型号
HS1-82C37ARH-Q
HS1-82C37ARH-8
HS1-82C37ARH-Sample
HS9-82C37ARH-Q
HS9-82C37ARH-8
HS9-82C37ARH/Sample
温度范围
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
40铅SBDIP
40铅SBDIP
40铅SBDIP
42铅陶瓷扁平
42铅陶瓷扁平
42铅陶瓷扁平
包
注意：这些器件对静电放电敏感。用户应遵循正确的I.C.处理程序。
版权
哈里斯公司1995年
规格编号
网络文件编号
1
518058
3042.1
DB NA
HS-82C37ARH
引脚配置
40引脚陶瓷双列直插式金属硬密封包装
（ SBDIP ） MIL - STD- 1835 CDIP2 - T40
顶视图
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
1
2
3
4
5
6
7
8
9
10
11
12
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
DACK0
DACK1
DB5
DB6
DB7
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
RESET
DACK2
DACK3
NC
DREQ3
DREQ2
DREQ1
DREQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
NC
DACK0
DACK1
DB5
DB6
DB7
42引脚陶瓷 - 金属密封FLATPACK包装
（ FLATPACK ） HARRIS外形K42.A
顶视图
RESET 13
2 DACK 14
DACK3 15
16 DREQ3
17 DREQ2
18 DREQ1
DREQ0 19
（GND）的
VSS
20
工作原理图
DECREMENTOR
EOP
RESET
CS
准备
时钟
AEN
ADSTB
MEMR
MEMW
IOR
IOW
写
卜FF器
DREQ0-
DREQ3
HLDA
HDQ
DACK0-
DACK3
4
优先
编码器
和
旋转
优先
逻辑
COMMAND （ 8 ）
内部数据总线
I / O缓冲器
读
卜FF器
D0-D1
定时
和
控制
读缓冲器
BASE
BASE
字
地址
算
(16)
(16)
BASE
地址
(16)
BASE
字
算
(16)
TEMP WORD
计数寄存器（ 16 ）
16位总线
16位总线
产量
卜FF器
A4-A7
INC DECREMENTOR
TEMP地址
REG （ 16 ）
I / O缓冲器
A0-A3
A8-A15
命令
控制
DB0-DB7
4
MASK （ 4 ）
状态（ 8 ）
临时
(8)
要求（ 4）
模式
(4 x 6)
规格编号
2
518058
HS-82C37ARH
引脚说明
符号
VDD
针
数
31
TYPE
描述
VDD ：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容DE-
耦合。
地
I
时钟输入：时钟输入被用于产生定时信号，该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的，并且可以在高或低的状态下停止
待机操作。
片选信号：芯片选择为低电平输入用于使所述控制器到数据总线为
CPU通信。
RESET ：这是一个积极的高投入而清除命令，状态，请求和临时稳压
存器，第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略重
任务。复位后，控制器处于空闲周期。
READY ：这个信号可以被起诉，从HS- 82C37ARH延长读取内存和写入脉冲
以适应慢速的存储器或I / O设备。准备好其指定的期间不能作出转变
建立和保持时间。准备好被忽略验证传输模式。
保持应答：活动高度保持应答从CPU表明是有relin-
quished系统总线的控制权。
DMA请求： DMA请求（ DREQ ）线是单独的异步通道请求输入
采用外围电路来获得DMA服务。在固定的优先级， DREQ0具有最高的优先级，
DREQ3的优先级最低。的请求是通过激活信道的DREQ信号线产生的。 DACK
会承认的认可DREQ信号。 DREQ的极性是可编程的。复位初始化
这些线路为主动。而时钟停止DREQ将不被认可。未使用的输入DREQ
应该拉到高或低（不活动）和相应的屏蔽位组。
数据总线：数据总线线连接到系统数据总线的双向三态信号。
的输出的I / O读期间，在本程序的条件能输出一个稳压的内容
存器到CPU中。输出被禁止，并在一个I / O写周期中读取输入时，
CPU的编程HS- 82C37ARH控制寄存器。在DMA周期，最显著8
的地址位被输出到数据总线上，以被选通到外部锁存器由ADSTB 。在内存
储器对存储器的操作，从存储数据进入的HS- 82C37ARH在数据总线上在
读从存储器转移，然后写入到存储器的传输过程中，数据总线的输出写入
数据到新的存储位置。
I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号来读取内部寄存器。在活动周期，它是一个输出控制信号
所使用的HS- 82C37ARH一个DMA写传输期间访问从外设数据。
I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号到信息装载到所述HS- 82C37ARH 。在活动周期，它是一个输出
所使用的HS- 82C37ARH给DMA读传送期间将数据加载到外围控制信号。
结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。有关信息
在完成DMA服务可在双向EOP引脚。
在HS- 82C37ARH允许外部信号通过拉动EOP终止一个激活的DMA服务
引脚为低电平。的脉冲借助于所述HS- 82C37ARH时产生终端计数（TC）的任一通道是
除了在内存到内存通道模式达到0 。在存储器到存储器的传输， EOP
当TC通道1时将输出。
在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时，无论是内部或外部产生，在HS- 82C37ARH将termi-
内特的服务，并且如果Autoinitialize被启用时，基址寄存器将被写入到当前的寄存器
该信道的。屏蔽位和TC位在状态寄存器将当前活动通道设置
由EOP除非该信道被编程为autoinitialize 。在这种情况下，掩模位保持清晰。
地址：四个最显着的地址线是双向三态信号。在空闲周期中，
它们的输入和所使用的HS- 80C86RH解决内部寄存器被加载或读取。
在活动周期，它们的输出和提供的低4位的输出地址。
GND
CLK
20
12
CS
11
I
RESET
13
I
准备
6
I
HLDA
7
I
DREQ0-
DREQ3
16-19
I
DB0-
DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
规格编号
3
518058
HS-82C37ARH
引脚说明
符号
A4-A7
针
数
37-40
（续）
TYPE
O
描述
地址：四个最显着的地址线是三态输出，并提供4位地址。
仅在活动周期内使这些线条。
保持请求：保持请求（ HRQ ）输出用于请求对系统总线的控制。当一个
DREQ发生和相应的屏蔽位是明确的，或者软件DMA请求时，该HS-
82C37ARH发出HRQ 。的HLDA信号然后通知控制器何时访问系统巴士─
SES是允许的。对于独立运行，其中HS- 82C37ARH始终控制总线， HRQ
可绑HLDA 。这将导致一个S0状态转移之前。
DMA应答： DMA应答来通知各个外设当一个人已经
授予一个DMA周期。这些线的意义是可编程的。复位初始化它们低电平有效。
地址使能：地址使能允许含高8位地址上的8位锁存器
系统地址总线。 AEN还可以用于在DMA传输，以禁止其它系统总线驱动器。
AEN为高电平有效。
地址选通：这是一个用于控制锁存高位地址字节的有效高信号。它会
直接驱动的外部透明进制锁存器，如82C82的选通输入。在OP-块
操作， ADSTB仅发时的高地址字节必须被更新，从而加速OP-
关合作，通过消除S1状态。 （见注2 ） 。
存储器读：内存读取信号从用于访问数据的有源低三态输出
在一个DMA读取或存储到存储器传输所选择的存储位置。
存储器写：存储器写入是用于将数据写入到所选择的有源低三态输出
在DMA写或内存到内存的传输存储位置。
无连接。管脚5是开放的，不应该被用于连续性测试。
HRQ
10
O
DACK0-
DACK3
AEN
14,15, 24,
25
9
O
O
ADSTB
8
O
MEMR
3
O
MEMW
4
O
NC
5
规格编号
4
518058
特定网络阳离子HS- 82C37ARH
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 6.5V
输入或输出电压的应用。 。 。 。 。 。 。 .VSS - 0.3V至VDD + 0.3V
对于所有等级
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +300
o
C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 175
o
C
典型的降额因子。 。 。 。 。 。 。 。 。 。 。 。在IDDOP 4毫安/ MHz的增加
ESD分类科幻阳离子。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1级
可靠性信息
热阻
θ
JA
θ
JC
o
C / W
o
C / W
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
38
5
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。
72
o
C / W
10
o
C / W
在125的最大封装功耗
o
C环境
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.32W
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.69W
如果设备功率超过封装散热能力，提供热
下沉或线性降额从以下速率：
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .26.3mW / C
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .13.9mW / C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个压力只有额定值和运作
该设备在这些或以上的本规范的业务部门所标明的任何其他条件是不是暗示。
工作条件
工作电源电压范围（ VDD ） 。 。 。 。 。 。 。 。 。 + 4.5V至+ 5.5V
工作温度范围（T
A
) . . . . . . . . . . . . -55
o
C至+ 125
o
C
输入低电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .0V至+ 0.8V
输入高电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VDD -1.5V到VDD
表1. DC电性能等特点
范围
参数
TTL输出高电压
符号
VOH1
条件
VDD = 4.5V ， IO = -2.5mA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = -100μA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = + 2.5毫安，
VIN = 0V或4.0V
VDD = 5.5V ， VIN = 0V或
5.5V的引脚： 6 ， 7 ， 11-13 ， 16-19
VDD = 5.5V ， VIN = 0V或
5.5V的引脚：1-4 ， 21-23 ， 26-
30, 32-40
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD ，
F = 5MHz时
VDD = 4.5V和5.5V ，
VIN = GND或VDD ，
F = 1MHz的
VDD = 4.5V和5.5V ， VIN =
GND或VDD - 1.5V和
VDD = 4.5V ， VIN = 0.8V或
VDD
A组
小组
1, 2, 3
温度
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
民
3.0
最大
-
单位
V
CMOS输出高电压
AGE
输出低电压
VOH2
1, 2, 3
VDD-
0.4
-
-
V
VOL1
1, 2, 3
0.4
V
输入漏电流
IIL和IIH
1, 2, 3
-1.0
1.0
A
A
输出漏电流
IOZL或
IOZH
1, 2, 3
-10
10
备用电源
当前
工作电源
当前
IDDSB
1, 2, 3
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
-
+50
A
IDDOP
1, 2, 3
-
20
mA
功能测试
FT
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
噪声免疫功能
TEST
FN
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
规格编号
5
518058
HS-82C37ARH
TM
数据表
2000年8月
网络文件编号
3042.2
抗辐射CMOS高
高性能可编程DMA
调节器
Intersil的HS- 82C37ARH是增强，辐射
加固的CMOS版本的行业标准的8237A
直接存储器访问（ DMA）控制器，使用所制造的
Intersil的硬化音响场，自对准硅栅CMOS
流程。该HS- 82C37ARH提供了更多的功能，
改进的性能，并显着地降低了功率
消费对辐射的环境。高速，
抗辐射，以及行业标准CON组fi guration
在HS- 82C37ARH使其与辐射兼容
硬化的微处理器，如HS- 80C85RH和
在HS- 80C86RH 。
在HS- 82C37ARH可以提高系统的性能
允许外部设备直接传输数据或从
系统内存。内存到内存的传输能力
还提供，伴随着一个存储器块的初始化
功能。 DMA请求可以由硬件来生成
或软件，并且每个信道是独立地
编程具有多种功能灵活的
操作。
静态CMOS电路设计，确保低操作功率和
可门控时钟工作的进一步减少
力。多模可编程性允许用户选择
从三种基本类型的DMA服务和侦察组fi guration
在程序控制下是可能的，即使在时钟的
控制器停止。每个通道都有一个完整的64K地址，
字计数范围，并且可以被编程为autoinitialize
这些寄存器的DMA之后终止（结束进程） 。
Intersil的硬科幻场CMOS工艺的结果
性能等于或大于现有的辐射
性产品的功率的一小部分。
特定网络阳离子抗辐射QML设备进行控制
由美国国防供应中心在哥伦布（ DSCC ） 。该
订货时这里列出SMD号码必须使用。
详细的电气特定网络连接的阳离子为这些设备是
载于SMD 5962-95821 。 “热链接”提供
我们的网页上下载。
www.intersil.com/spacedefense/space.asp
特点
电筛选，以SMD ＃ 5962-95821
符合MIL -PRF- 38535 QML要求QUALI网络版
辐射性能
- 总剂量。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 100拉德（SI ）（最大）
- 瞬态心烦意乱。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.>10
8
RAD （SI ） / S
- 闭锁免费EPI -CMOS
低功耗
- IDDSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50μA （最大值）
- IDDOP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4.0毫安/兆赫（最大）
引脚兼容NMOS 8237A和Intersil的
82C37A
高速数据传输速率为2.5MBPS带为5MHz
时钟
四个独立的屏蔽与通道
自动初始化功能
可扩展到任何通道数
内存到内存的传输能力
CMOS兼容
硬化现场，自对准，结隔离CMOS
过程
单5V电源
军用温度范围。 。 。 。 。 。 。 。 。 。 。 -55
o
C至125
o
C
订购信息
订购数量
5962R9582101QQC
5962R9582101QXC
5962R9582101VQC
5962R9582101VXC
国内
MKT 。 NUMBER
HS1-82C37ARH-8
HS9-82C37ARH-8
HS1-82C37ARH-Q
HS9-82C37ARH-Q
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil的设计是Intersil Corporation的注册商标。
|
版权所有 Intersil公司2000
HS-82C37ARH
引脚配置
40引脚陶瓷双列直插式金属硬密封包装
（ SBDIP ） MIL - STD- 1835 CDIP2 - T40
顶视图
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
1
2
3
4
5
6
7
8
9
10
11
12
40 A7
39 A6
38 A5
37 A4
36 EOP
35 A3
34 A2
33 A1
32 A0
31 VDD
30 DB0
29 DB1
28 DB2
27 DB3
26 DB4
25
24
DACK0
DACK1
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
RESET
DACK2
DACK3
NC
DREQ3
DREQ2
DREQ1
DREQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
NC
DACK0
DACK1
DB5
DB6
DB7
42引脚陶瓷 - 金属密封FLATPACK包装
（ FLATPACK ） INTERSIL外形K42.A
顶视图
RESET 13
2 DACK 14
DACK3 15
16 DREQ3
17 DREQ2
18 DREQ1
DREQ0 19
（GND）的
VSS
20
23 DB5
22 DB6
21 DB7
工作原理图
DECREMENTOR
EOP
RESET
CS
准备
时钟
AEN
ADSTB
MEMR
MEMW
IOR
IOW
写
卜FF器
DREQ0-
DREQ3
HLDA
HDQ
DACK0-
DACK3
4
优先
编码器
和
旋转
优先
逻辑
COMMAND （ 8 ）
内部数据总线
I / O缓冲器
读
卜FF器
D0-D1
定时
和
控制
读缓冲器
BASE
BASE
字
地址
算
(16)
(16)
BASE
地址
(16)
BASE
字
算
(16)
TEMP WORD
计数寄存器（ 16 ）
16位总线
16位总线
产量
卜FF器
A4-A7
INC DECREMENTOR
TEMP地址
REG （ 16 ）
I / O缓冲器
A0-A3
A8-A15
命令
控制
DB0-DB7
4
MASK （ 4 ）
状态（ 8 ）
临时
(8)
要求（ 4）
模式
(4 x 6)
2
HS-82C37ARH
引脚说明
符号
VDD
GND
CLK
针
数
31
20
12
I
TYPE
描述
VDD ：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容
脱钩。
地
时钟输入：时钟输入被用于产生定时信号，该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的，并且可以停在或高或低的状态为
待机操作。
片选信号：片选是一个积极的低投入使用，使控制器上的CPU数据总线
通信。
RESET ：这是一个积极的高投入而清除命令，状态，请求和临时寄存器，
第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略请求。
复位后，控制器处于空闲周期。
READY ：这个信号可以被起诉，延长读取内存和写入的HS- 82C37ARH脉冲
适应慢的存储器或I / O设备。准备在其指定的建立不能做出转变和
保持时间。准备好被忽略验证传输模式。
保持应答：活动举行高的CPU确认表明已放弃了
控制系统总线的。
DMA请求： DMA请求（ DREQ ）线是使用单独的异步通道请求输入
通过外围电路来获得DMA服务。在固定的优先级， DREQ0具有最高的优先级， DREQ3
具有最低优先级。的请求是通过激活信道的DREQ信号线产生的。 DACK会
承认承认DREQ信号。 DREQ的极性是可编程的。复位初始化这些行
为主动。而时钟停止DREQ将不被认可。未使用的DREQ输入应拉
高或低（不活动）和相应的屏蔽位组。
数据总线：数据总线线连接到系统数据总线的双向三态信号。该
输出的I / O读期间在计划条件使能输出寄存器的内容到
中央处理器。输出被禁止，并在一个I / O写周期读出输入当CPU
编程HS- 82C37ARH控制寄存器。在DMA周期，最显著8位的
地址输出到数据总线上，以被选通到外部锁存器由ADSTB 。在内存到内存
操作，从存储器数据进入的HS- 82C37ARH在数据总线上读从存储器中
转移，然后写入到存储器的传输过程中，数据总线输出的数据写入到新的存储器
位置。
I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入控制信号
用于由CPU读取内部寄存器。在活动周期，它是所用的输出控制信号
HS- 82C37ARH到DMA写传输期间访问从外设数据。
I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入控制信号
用于CPU到信息装载到所述HS- 82C37ARH 。在活动周期，它是一个输出控制信号
所使用的HS- 82C37ARH给DMA读传送期间加载数据到外围设备。
结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。信息有关
对DMA服务完成可在双向EOP引脚。
该HS- 82C37ARH允许外部信号通过将EOP引脚拉低，以结束当前DMA服务。
的脉冲借助于所述HS- 82C37ARH时产生终端计数（TC）的任一通道到达，除了
在内存到内存模式，通道0 。在存储器到存储器的传输， EOP将被输出时，
TC通道1发生。
在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时，无论是内部或外部产生，在HS- 82C37ARH将终止
服务，并且如果Autoinitialize被启用时，基址寄存器将被写入的当前寄存器
通道。屏蔽位和TC位在状态寄存器将通过EOP当前激活的通道设置
如果该通道被编程为Autoinitialize 。在这种情况下，掩模位保持清晰。
地址：四个最显著的地址线是双向三态信号。在空闲周期中，它们
是输入及所使用的HS- 80C86RH解决内部寄存器被加载或读取。在
活性周期，它们的输出和提供的低4位的输出地址。
地址：四种最显著的地址线是三态输出，并提供4位地址。这些
仅在活动周期被使能的线路。
CS
RESET
11
13
I
I
准备
6
I
HLDA
DREQ0-
DREQ3
7
16-19
I
I
DB0-DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
A4-A7
37-40
O
3
HS-82C37ARH
引脚说明
（续）
符号
HRQ
针
数
10
TYPE
O
描述
保持请求：保持请求（ HRQ ）输出用于请求对系统总线的控制。当DREQ
发生和相应的屏蔽位是明确的，或者软件DMA请求时，该HS- 82C37ARH
发出HRQ 。的HLDA信号然后通知控制器何时访问系统总线是允许的。
对于独立运行，其中HS- 82C37ARH始终控制总线， HRQ可绑HLDA 。
这将导致一个S0状态转移之前。
DMA应答： DMA应答来通知各个外设当一个人已经
授予一个DMA周期。这些线的意义是可编程的。复位初始化它们低电平有效。
地址使能：地址使能允许含高8位地址的8位锁存到系统
地址总线。 AEN还可以用于在DMA传输，以禁止其它系统总线驱动器。 AEN有效
高。
地址选通：这是一个用于控制锁存高位地址字节的有效高信号。这将推动
直接的外部透明进制锁存器，如82C82的选通输入。在块操作，
ADSTB仅发时的高地址字节必须被更新，从而通过加速操作
消除S1状态。 （见注2 ） 。
存储器读：该存储器读信号是从用于访问数据的有源低三态输出
在一个DMA读取或存储到存储器传输选择的存储位置。
存储器写：存储器写入是用于将数据写入到所选择的有源低三态输出
在DMA写或内存到内存的传输存储位置。
无连接。管脚5是开放的，不应该被用于连续性测试。
DACK0-
DACK3
AEN
14,15, 24,
25
9
O
O
ADSTB
8
O
MEMR
MEMW
NC
3
4
5
O
O
AC测试电路
V1
R1
交流测试输入，输出波形
VDD -1.5V
输入
VIL -0.4V
1.5V
VOH
产量
VOL
从输出
在测试设备
测试点
C1
Z
产量
L或H
2.0V
0.8V
VOL
VOH
L或H
VOH
VOH - 0.45V
0.45
Z
INCLUDES杂散电容和夹具电容
测试条件定义表
引脚
所有输出除EOP
EOP
V1
1.7V
VDD
R1
510
1.6k
C1
100pF
50pF
4
HS-82C37ARH
波形
CS
tIWHAX
tIWLIWH
IOW
tAVIWL
A0-A3
输入有效
tIWHDX
tDVIWH
DB0-DB7
输入有效
tIWHAX
图1：从模式时序
注：主机系统必须允许至少TCLCL恢复时间之间连续写访问。
CS
A0-A3
TAVIRL
地址必须是有效
TIRHAX
TIRLIRH
IOR
TIRLDV
DB0-DB7
TIRHDZ
数据输出有效
图2：从模式读
注：主机系统必须允许至少TCLCL恢复时间之间连续写访问。
S2
S3
SW
SW
S4
CLK
tCHRH
TCHRWL
读
TCHRWL
TCHRWL
tchwh
写
EXTENDED
写
TCLRYX
TRYVCL
TCLRYX
TRYVCL
准备
图3.就绪
读指的是IOR和MEMR输出。写指既IOW和MEMW输出。
5
性S E M I C 0 N D ü （C T）
HS-82C37ARH
抗辐射CMOS高
高性能可编程DMA控制器
描述
Harris的HS- 82C37ARH是增强，辐射
加固的CMOS版本的行业标准的8237A
直接存储器访问（ DMA）控制器，使用所制造的
哈里斯硬化音响场，自对准硅栅CMOS
流程。该HS- 82C37ARH提供了更多的功能，
改进的性能，并显着地降低了功率
消费对辐射的环境。高速，
抗辐射，以及行业标准CON组fi guration
在HS- 82C37ARH使其与辐射兼容
硬化的微处理器，如HS- 80C85RH和
在HS- 80C86RH 。
在HS- 82C37ARH可以提高系统的性能
允许外部设备直接传输数据或从
系统内存。内存到内存的传输能力
还提供，伴随着一个存储器块的初始化
功能。 DMA请求可以由生成
硬件或软件，并且每个信道是独立地
编程具有多种功能灵活的
操作。
静态CMOS电路设计，确保低操作功率和
可门控时钟工作的进一步减少
力。多模可编程性允许用户选择
从三种基本类型的DMA服务和侦察组fi guration
在程序控制下是可能的，即使在时钟的
控制器停止。每个通道都有一个完整的64K地址，
字计数范围，并且可以被编程为autoinitialize
这些寄存器的DMA之后终止（结束进程） 。
哈里斯硬科幻场CMOS工艺的结果
性能等于或大于现有的辐射电阻
坦产品的功率的一小部分。
1995年8月
特点
抗辐射
- 总剂量>10
5
RAD （SI ）
- 瞬态翻转> 10
8
RAD （SI ） / S
- 闭锁免费EPI -CMOS
低功耗
- IDDSB = 50μA最大
- IDDOP = 4.0毫安/ MHz最大
引脚兼容NMOS 8237A和哈里斯
82C37A
高速数据传输速率为2.5 Mbps的5MHz的
时钟
四个独立的可屏蔽通道Autoinitializa-
化能力
可扩展到任何通道数
内存到内存的传输能力
CMOS兼容
硬化现场，自对准，结隔离CMOS
过程
单5V电源
军用温度范围-55
o
C至+ 125
o
C
订购信息
产品型号
HS1-82C37ARH-Q
HS1-82C37ARH-8
HS1-82C37ARH-Sample
HS9-82C37ARH-Q
HS9-82C37ARH-8
HS9-82C37ARH/Sample
温度范围
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
40铅SBDIP
40铅SBDIP
40铅SBDIP
42铅陶瓷扁平
42铅陶瓷扁平
42铅陶瓷扁平
包
注意：这些器件对静电放电敏感。用户应遵循正确的I.C.处理程序。
版权
哈里斯公司1995年
规格编号
网络文件编号
1
518058
3042.1
DB NA
HS-82C37ARH
引脚配置
40引脚陶瓷双列直插式金属硬密封包装
（ SBDIP ） MIL - STD- 1835 CDIP2 - T40
顶视图
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
1
2
3
4
5
6
7
8
9
10
11
12
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
DACK0
DACK1
DB5
DB6
DB7
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
RESET
DACK2
DACK3
NC
DREQ3
DREQ2
DREQ1
DREQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
NC
DACK0
DACK1
DB5
DB6
DB7
42引脚陶瓷 - 金属密封FLATPACK包装
（ FLATPACK ） HARRIS外形K42.A
顶视图
RESET 13
2 DACK 14
DACK3 15
16 DREQ3
17 DREQ2
18 DREQ1
DREQ0 19
（GND）的
VSS
20
工作原理图
DECREMENTOR
EOP
RESET
CS
准备
时钟
AEN
ADSTB
MEMR
MEMW
IOR
IOW
写
卜FF器
DREQ0-
DREQ3
HLDA
HDQ
DACK0-
DACK3
4
优先
编码器
和
旋转
优先
逻辑
COMMAND （ 8 ）
内部数据总线
I / O缓冲器
读
卜FF器
D0-D1
定时
和
控制
读缓冲器
BASE
BASE
字
地址
算
(16)
(16)
BASE
地址
(16)
BASE
字
算
(16)
TEMP WORD
计数寄存器（ 16 ）
16位总线
16位总线
产量
卜FF器
A4-A7
INC DECREMENTOR
TEMP地址
REG （ 16 ）
I / O缓冲器
A0-A3
A8-A15
命令
控制
DB0-DB7
4
MASK （ 4 ）
状态（ 8 ）
临时
(8)
要求（ 4）
模式
(4 x 6)
规格编号
2
518058
HS-82C37ARH
引脚说明
符号
VDD
针
数
31
TYPE
描述
VDD ：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容DE-
耦合。
地
I
时钟输入：时钟输入被用于产生定时信号，该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的，并且可以在高或低的状态下停止
待机操作。
片选信号：芯片选择为低电平输入用于使所述控制器到数据总线为
CPU通信。
RESET ：这是一个积极的高投入而清除命令，状态，请求和临时稳压
存器，第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略重
任务。复位后，控制器处于空闲周期。
READY ：这个信号可以被起诉，从HS- 82C37ARH延长读取内存和写入脉冲
以适应慢速的存储器或I / O设备。准备好其指定的期间不能作出转变
建立和保持时间。准备好被忽略验证传输模式。
保持应答：活动高度保持应答从CPU表明是有relin-
quished系统总线的控制权。
DMA请求： DMA请求（ DREQ ）线是单独的异步通道请求输入
采用外围电路来获得DMA服务。在固定的优先级， DREQ0具有最高的优先级，
DREQ3的优先级最低。的请求是通过激活信道的DREQ信号线产生的。 DACK
会承认的认可DREQ信号。 DREQ的极性是可编程的。复位初始化
这些线路为主动。而时钟停止DREQ将不被认可。未使用的输入DREQ
应该拉到高或低（不活动）和相应的屏蔽位组。
数据总线：数据总线线连接到系统数据总线的双向三态信号。
的输出的I / O读期间，在本程序的条件能输出一个稳压的内容
存器到CPU中。输出被禁止，并在一个I / O写周期中读取输入时，
CPU的编程HS- 82C37ARH控制寄存器。在DMA周期，最显著8
的地址位被输出到数据总线上，以被选通到外部锁存器由ADSTB 。在内存
储器对存储器的操作，从存储数据进入的HS- 82C37ARH在数据总线上在
读从存储器转移，然后写入到存储器的传输过程中，数据总线的输出写入
数据到新的存储位置。
I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号来读取内部寄存器。在活动周期，它是一个输出控制信号
所使用的HS- 82C37ARH一个DMA写传输期间访问从外设数据。
I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号到信息装载到所述HS- 82C37ARH 。在活动周期，它是一个输出
所使用的HS- 82C37ARH给DMA读传送期间将数据加载到外围控制信号。
结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。有关信息
在完成DMA服务可在双向EOP引脚。
在HS- 82C37ARH允许外部信号通过拉动EOP终止一个激活的DMA服务
引脚为低电平。的脉冲借助于所述HS- 82C37ARH时产生终端计数（TC）的任一通道是
除了在内存到内存通道模式达到0 。在存储器到存储器的传输， EOP
当TC通道1时将输出。
在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时，无论是内部或外部产生，在HS- 82C37ARH将termi-
内特的服务，并且如果Autoinitialize被启用时，基址寄存器将被写入到当前的寄存器
该信道的。屏蔽位和TC位在状态寄存器将当前活动通道设置
由EOP除非该信道被编程为autoinitialize 。在这种情况下，掩模位保持清晰。
地址：四个最显着的地址线是双向三态信号。在空闲周期中，
它们的输入和所使用的HS- 80C86RH解决内部寄存器被加载或读取。
在活动周期，它们的输出和提供的低4位的输出地址。
GND
CLK
20
12
CS
11
I
RESET
13
I
准备
6
I
HLDA
7
I
DREQ0-
DREQ3
16-19
I
DB0-
DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
规格编号
3
518058
HS-82C37ARH
引脚说明
符号
A4-A7
针
数
37-40
（续）
TYPE
O
描述
地址：四个最显着的地址线是三态输出，并提供4位地址。
仅在活动周期内使这些线条。
保持请求：保持请求（ HRQ ）输出用于请求对系统总线的控制。当一个
DREQ发生和相应的屏蔽位是明确的，或者软件DMA请求时，该HS-
82C37ARH发出HRQ 。的HLDA信号然后通知控制器何时访问系统巴士─
SES是允许的。对于独立运行，其中HS- 82C37ARH始终控制总线， HRQ
可绑HLDA 。这将导致一个S0状态转移之前。
DMA应答： DMA应答来通知各个外设当一个人已经
授予一个DMA周期。这些线的意义是可编程的。复位初始化它们低电平有效。
地址使能：地址使能允许含高8位地址上的8位锁存器
系统地址总线。 AEN还可以用于在DMA传输，以禁止其它系统总线驱动器。
AEN为高电平有效。
地址选通：这是一个用于控制锁存高位地址字节的有效高信号。它会
直接驱动的外部透明进制锁存器，如82C82的选通输入。在OP-块
操作， ADSTB仅发时的高地址字节必须被更新，从而加速OP-
关合作，通过消除S1状态。 （见注2 ） 。
存储器读：内存读取信号从用于访问数据的有源低三态输出
在一个DMA读取或存储到存储器传输所选择的存储位置。
存储器写：存储器写入是用于将数据写入到所选择的有源低三态输出
在DMA写或内存到内存的传输存储位置。
无连接。管脚5是开放的，不应该被用于连续性测试。
HRQ
10
O
DACK0-
DACK3
AEN
14,15, 24,
25
9
O
O
ADSTB
8
O
MEMR
3
O
MEMW
4
O
NC
5
规格编号
4
518058
特定网络阳离子HS- 82C37ARH
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 6.5V
输入或输出电压的应用。 。 。 。 。 。 。 .VSS - 0.3V至VDD + 0.3V
对于所有等级
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +300
o
C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 175
o
C
典型的降额因子。 。 。 。 。 。 。 。 。 。 。 。在IDDOP 4毫安/ MHz的增加
ESD分类科幻阳离子。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1级
可靠性信息
热阻
θ
JA
θ
JC
o
C / W
o
C / W
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
38
5
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。
72
o
C / W
10
o
C / W
在125的最大封装功耗
o
C环境
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.32W
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.69W
如果设备功率超过封装散热能力，提供热
下沉或线性降额从以下速率：
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .26.3mW / C
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .13.9mW / C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个压力只有额定值和运作
该设备在这些或以上的本规范的业务部门所标明的任何其他条件是不是暗示。
工作条件
工作电源电压范围（ VDD ） 。 。 。 。 。 。 。 。 。 + 4.5V至+ 5.5V
工作温度范围（T
A
) . . . . . . . . . . . . -55
o
C至+ 125
o
C
输入低电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .0V至+ 0.8V
输入高电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VDD -1.5V到VDD
表1. DC电性能等特点
范围
参数
TTL输出高电压
符号
VOH1
条件
VDD = 4.5V ， IO = -2.5mA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = -100μA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = + 2.5毫安，
VIN = 0V或4.0V
VDD = 5.5V ， VIN = 0V或
5.5V的引脚： 6 ， 7 ， 11-13 ， 16-19
VDD = 5.5V ， VIN = 0V或
5.5V的引脚：1-4 ， 21-23 ， 26-
30, 32-40
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD ，
F = 5MHz时
VDD = 4.5V和5.5V ，
VIN = GND或VDD ，
F = 1MHz的
VDD = 4.5V和5.5V ， VIN =
GND或VDD - 1.5V和
VDD = 4.5V ， VIN = 0.8V或
VDD
A组
小组
1, 2, 3
温度
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
民
3.0
最大
-
单位
V
CMOS输出高电压
AGE
输出低电压
VOH2
1, 2, 3
VDD-
0.4
-
-
V
VOL1
1, 2, 3
0.4
V
输入漏电流
IIL和IIH
1, 2, 3
-1.0
1.0
A
A
输出漏电流
IOZL或
IOZH
1, 2, 3
-10
10
备用电源
当前
工作电源
当前
IDDSB
1, 2, 3
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
-
+50
A
IDDOP
1, 2, 3
-
20
mA
功能测试
FT
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
噪声免疫功能
TEST
FN
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
规格编号
5
518058
HS-82C37ARH
1995年8月
抗辐射CMOS高
高性能可编程DMA控制器
描述
Intersil的HS- 82C37ARH是增强，辐射
加固的CMOS版本的行业标准的8237A
直接存储器访问（ DMA）控制器，使用所制造的
Intersil的硬化音响场，自对准硅栅CMOS
流程。该HS- 82C37ARH提供了更多的功能，
改进的性能，并显着地降低了功率
消费对辐射的环境。高速，
抗辐射，以及行业标准CON组fi guration
在HS- 82C37ARH使其与辐射兼容
硬化的微处理器，如HS- 80C85RH和
在HS- 80C86RH 。
在HS- 82C37ARH可以提高系统的性能
允许外部设备直接传输数据或从
系统内存。内存到内存的传输能力
还提供，伴随着一个存储器块的初始化
功能。 DMA请求可以由生成
硬件或软件，并且每个信道是独立地
编程具有多种功能灵活的
操作。
静态CMOS电路设计，确保低操作功率和
可门控时钟工作的进一步减少
力。多模可编程性允许用户选择
从三种基本类型的DMA服务和侦察组fi guration
在程序控制下是可能的，即使在时钟的
控制器停止。每个通道都有一个完整的64K地址，
字计数范围，并且可以被编程为autoinitialize
这些寄存器的DMA之后终止（结束进程） 。
Intersil的硬科幻场CMOS工艺的结果
性能等于或大于现有的辐射电阻
坦产品的功率的一小部分。
特点
抗辐射
- 总剂量>10
5
RAD （SI ）
- 瞬态翻转> 10
8
RAD （SI ） / S
- 闭锁免费EPI -CMOS
低功耗
- IDDSB = 50μA最大
- IDDOP = 4.0毫安/ MHz最大
引脚兼容NMOS 8237A和Intersil的
82C37A
高速数据传输速率为2.5 Mbps的5MHz的
时钟
四个独立的可屏蔽通道Autoinitializa-
化能力
可扩展到任何通道数
内存到内存的传输能力
CMOS兼容
硬化现场，自对准，结隔离CMOS
过程
单5V电源
军用温度范围-55
o
C至+ 125
o
C
订购信息
产品型号
HS1-82C37ARH-Q
HS1-82C37ARH-8
HS1-82C37ARH-Sample
HS9-82C37ARH-Q
HS9-82C37ARH-8
HS9-82C37ARH/Sample
温度范围
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
-55
o
C至+ 125
o
C
-55
o
C至+ 125
o
C
+25
o
C
40铅SBDIP
40铅SBDIP
40铅SBDIP
42铅陶瓷扁平
42铅陶瓷扁平
42铅陶瓷扁平
包
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
规格编号
网络文件编号
918
518058
3042.1
DB NA
HS-82C37ARH
引脚配置
40引脚陶瓷双列直插式金属硬密封包装
（ SBDIP ） MIL - STD- 1835 CDIP2 - T40
顶视图
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
1
2
3
4
5
6
7
8
9
10
11
12
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
DACK0
DACK1
DB5
DB6
DB7
IOR
IOW
MEMR
MEMW
NC
准备
HLDA
ADSTB
AEN
HRQ
CS
CLK
RESET
DACK2
DACK3
NC
DREQ3
DREQ2
DREQ1
DREQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
A7
A6
A5
A4
EOP
A3
A2
A1
A0
VDD
DB0
DB1
DB2
DB3
DB4
NC
DACK0
DACK1
DB5
DB6
DB7
42引脚陶瓷 - 金属密封FLATPACK包装
（ FLATPACK ） INTERSIL外形K42.A
顶视图
RESET 13
2 DACK 14
DACK3 15
16 DREQ3
17 DREQ2
18 DREQ1
DREQ0 19
（GND）的
VSS
20
工作原理图
DECREMENTOR
EOP
RESET
CS
准备
时钟
AEN
ADSTB
MEMR
MEMW
IOR
IOW
写
卜FF器
DREQ0-
DREQ3
HLDA
HDQ
DACK0-
DACK3
4
优先
编码器
和
旋转
优先
逻辑
COMMAND （ 8 ）
内部数据总线
I / O缓冲器
读
卜FF器
D0-D1
定时
和
控制
读缓冲器
BASE
BASE
字
地址
算
(16)
(16)
BASE
地址
(16)
BASE
字
算
(16)
TEMP WORD
计数寄存器（ 16 ）
16位总线
16位总线
产量
卜FF器
A4-A7
INC DECREMENTOR
TEMP地址
REG （ 16 ）
I / O缓冲器
A0-A3
A8-A15
命令
控制
DB0-DB7
4
MASK （ 4 ）
状态（ 8 ）
临时
(8)
要求（ 4）
模式
(4 x 6)
规格编号
919
518058
HS-82C37ARH
引脚说明
符号
VDD
针
数
31
TYPE
描述
VDD ：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容DE-
耦合。
地
I
时钟输入：时钟输入被用于产生定时信号，该控制HS- 82C37ARH
操作。该输入可被驱动从DC到5MHz的，并且可以在高或低的状态下停止
待机操作。
片选信号：芯片选择为低电平输入用于使所述控制器到数据总线为
CPU通信。
RESET ：这是一个积极的高投入而清除命令，状态，请求和临时稳压
存器，第一个/最后触发器和模式寄存器计数器。屏蔽寄存器被设置为忽略重
任务。复位后，控制器处于空闲周期。
READY ：这个信号可以被起诉，从HS- 82C37ARH延长读取内存和写入脉冲
以适应慢速的存储器或I / O设备。准备好其指定的期间不能作出转变
建立和保持时间。准备好被忽略验证传输模式。
保持应答：活动高度保持应答从CPU表明是有relin-
quished系统总线的控制权。
DMA请求： DMA请求（ DREQ ）线是单独的异步通道请求输入
采用外围电路来获得DMA服务。在固定的优先级， DREQ0具有最高的优先级，
DREQ3的优先级最低。的请求是通过激活信道的DREQ信号线产生的。 DACK
会承认的认可DREQ信号。 DREQ的极性是可编程的。复位初始化
这些线路为主动。而时钟停止DREQ将不被认可。未使用的输入DREQ
应该拉到高或低（不活动）和相应的屏蔽位组。
数据总线：数据总线线连接到系统数据总线的双向三态信号。
的输出的I / O读期间，在本程序的条件能输出一个稳压的内容
存器到CPU中。输出被禁止，并在一个I / O写周期中读取输入时，
CPU的编程HS- 82C37ARH控制寄存器。在DMA周期，最显著8
的地址位被输出到数据总线上，以被选通到外部锁存器由ADSTB 。在内存
储器对存储器的操作，从存储数据进入的HS- 82C37ARH在数据总线上在
读从存储器转移，然后写入到存储器的传输过程中，数据总线的输出写入
数据到新的存储位置。
I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号来读取内部寄存器。在活动周期，它是一个输出控制信号
所使用的HS- 82C37ARH一个DMA写传输期间访问从外设数据。
I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入控制
由CPU使用的信号到信息装载到所述HS- 82C37ARH 。在活动周期，它是一个输出
所使用的HS- 82C37ARH给DMA读传送期间将数据加载到外围控制信号。
结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。有关信息
在完成DMA服务可在双向EOP引脚。
在HS- 82C37ARH允许外部信号通过拉动EOP终止一个激活的DMA服务
引脚为低电平。的脉冲借助于所述HS- 82C37ARH时产生终端计数（TC）的任一通道是
除了在内存到内存通道模式达到0 。在存储器到存储器的传输， EOP
当TC通道1时将输出。
在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻。
当一个EOP的脉冲出现时，无论是内部或外部产生，在HS- 82C37ARH将termi-
内特的服务，并且如果Autoinitialize被启用时，基址寄存器将被写入到当前的寄存器
该信道的。屏蔽位和TC位在状态寄存器将当前活动通道设置
由EOP除非该信道被编程为autoinitialize 。在这种情况下，掩模位保持清晰。
地址：四个最显着的地址线是双向三态信号。在空闲周期中，
它们的输入和所使用的HS- 80C86RH解决内部寄存器被加载或读取。
在活动周期，它们的输出和提供的低4位的输出地址。
GND
CLK
20
12
CS
11
I
RESET
13
I
准备
6
I
HLDA
7
I
DREQ0-
DREQ3
16-19
I
DB0-
DB7
21-23
26-30
I / O
IOR
1
I / O
IOW
2
I / O
EOP
36
I / O
A0-A3
32-35
I / O
规格编号
920
518058
HS-82C37ARH
引脚说明
符号
A4-A7
针
数
37-40
（续）
TYPE
O
描述
地址：四个最显着的地址线是三态输出，并提供4位地址。
仅在活动周期内使这些线条。
保持请求：保持请求（ HRQ ）输出用于请求对系统总线的控制。当一个
DREQ发生和相应的屏蔽位是明确的，或者软件DMA请求时，该HS-
82C37ARH发出HRQ 。的HLDA信号然后通知控制器何时访问系统巴士─
SES是允许的。对于独立运行，其中HS- 82C37ARH始终控制总线， HRQ
可绑HLDA 。这将导致一个S0状态转移之前。
DMA应答： DMA应答来通知各个外设当一个人已经
授予一个DMA周期。这些线的意义是可编程的。复位初始化它们低电平有效。
地址使能：地址使能允许含高8位地址上的8位锁存器
系统地址总线。 AEN还可以用于在DMA传输，以禁止其它系统总线驱动器。
AEN为高电平有效。
地址选通：这是一个用于控制锁存高位地址字节的有效高信号。它会
直接驱动的外部透明进制锁存器，如82C82的选通输入。在OP-块
操作， ADSTB仅发时的高地址字节必须被更新，从而加速OP-
关合作，通过消除S1状态。 （见注2 ） 。
存储器读：内存读取信号从用于访问数据的有源低三态输出
在一个DMA读取或存储到存储器传输所选择的存储位置。
存储器写：存储器写入是用于将数据写入到所选择的有源低三态输出
在DMA写或内存到内存的传输存储位置。
无连接。管脚5是开放的，不应该被用于连续性测试。
HRQ
10
O
DACK0-
DACK3
AEN
14,15, 24,
25
9
O
O
ADSTB
8
O
MEMR
3
O
MEMW
4
O
NC
5
规格编号
921
518058
特定网络阳离子HS- 82C37ARH
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 6.5V
输入或输出电压的应用。 。 。 。 。 。 。 .VSS - 0.3V至VDD + 0.3V
对于所有等级
存储温度范围。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65
o
C至+150
o
C
引线温度（焊接10秒） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 +300
o
C
结温。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 175
o
C
典型的降额因子。 。 。 。 。 。 。 。 。 。 。 。在IDDOP 4毫安/ MHz的增加
ESD分类科幻阳离子。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1级
可靠性信息
热阻
θ
JA
θ
JC
o
C / W
o
C / W
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
38
5
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。
72
o
C / W
10
o
C / W
在125的最大封装功耗
o
C环境
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.32W
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.69W
如果设备功率超过封装散热能力，提供热
下沉或线性降额从以下速率：
SBDIP包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .26.3mW / C
陶瓷扁平封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .13.9mW / C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个压力只有额定值和运作
该设备在这些或以上的本规范的业务部门所标明的任何其他条件是不是暗示。
工作条件
工作电源电压范围（ VDD ） 。 。 。 。 。 。 。 。 。 + 4.5V至+ 5.5V
工作温度范围（T
A
) . . . . . . . . . . . . -55
o
C至+ 125
o
C
输入低电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .0V至+ 0.8V
输入高电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 VDD -1.5V到VDD
表1. DC电性能等特点
范围
参数
TTL输出高电压
符号
VOH1
条件
VDD = 4.5V ， IO = -2.5mA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = -100μA ，
VIN = 0V或4.0V
VDD = 4.5V ， IO = + 2.5毫安，
VIN = 0V或4.0V
VDD = 5.5V ， VIN = 0V或
5.5V的引脚： 6 ， 7 ， 11-13 ， 16-19
VDD = 5.5V ， VIN = 0V或
5.5V的引脚：1-4 ， 21-23 ， 26-
30, 32-40
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD
VDD = 5.5V ， IO = 0毫安，
VIN = GND或VDD ，
F = 5MHz时
VDD = 4.5V和5.5V ，
VIN = GND或VDD ，
F = 1MHz的
VDD = 4.5V和5.5V ， VIN =
GND或VDD - 1.5V和
VDD = 4.5V ， VIN = 0.8V或
VDD
A组
小组
1, 2, 3
温度
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
民
3.0
最大
-
单位
V
CMOS输出高电压
AGE
输出低电压
VOH2
1, 2, 3
VDD-
0.4
-
-
V
VOL1
1, 2, 3
0.4
V
输入漏电流
IIL和IIH
1, 2, 3
-1.0
1.0
A
A
输出漏电流
IOZL或
IOZH
1, 2, 3
-10
10
备用电源
当前
工作电源
当前
IDDSB
1, 2, 3
+25
o
C, +125
o
C,
-55
o
C
+25
o
C, +125
o
C,
-55
o
C
-
+50
A
IDDOP
1, 2, 3
-
20
mA
功能测试
FT
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
噪声免疫功能
TEST
FN
7，图8A ，8B
+25
o
C, +125
o
C,
-55
o
C
-
-
-
规格编号
922
518058
查看更多HS9-82C37ARH-8PDF信息
推荐型号
HM76-40681JLF
HN58V1001FP-20
HDSP-334A-HK000
HSU300-T033II
HYB25D256800CE-6
HDSP-7504-E0000
HG4124
HZ4B
HLMP-EJ15-QT000
HEDS-6540-B12
H11L2SR2M
HT46R066
HMC647
HDSP-F113-FG000
HM514256ZP-12
HGT1S10N120BNST
HPC26003V30
HD6412340TE
HMP8154
HC47R2J223K
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    HS9-82C37ARH-8
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102/1202室
HS9-82C37ARH-8
√ 欧美㊣品
▲10/11+
9290
贴◆插
【dz37.com】实时报价有图&PDF
查询更多HS9-82C37ARH-8供应信息
深圳市碧威特网络技术有限公司
 复制成功！