HS-80C85RH
引脚说明
符号
A8 - A15
AD0-7
针
数
21-28
12-19
TYPE
O
I / O
描述
地址总线：最显着的8位内存地址或8位I / O地址，
在保持和暂停模式和复位期间三态。
复用的地址/数据总线：低8位的内存地址（或I / O地址）出现在总线上
在一个机器周期的科幻RST时钟周期（ T状态） 。它的第二个过程就成为了数据总线
和第三个时钟周期。
地址锁存使能：它发生在一个机器周期的科幻RST时钟状态，使地址
得到锁存到片上闩外设。 ALE的下降沿被设定，以保证安装和
保持时间地址信息。 ALE的下降沿也可以被用来选通状态
信息。 ALE是从来没有三态。
机器周期状态：
IO / M
0
0
1
1
0
1
1
T
T
T
S1
0
1
0
1
1
1
1
0
X
X
S0
1
0
1
0
1
1
1
0
X
X
状态
存储器写
存储器写
I / O写
I / O读
取码
取码
中断响应
停止
HOLD
RESET
ALE
32
O
S0，S1，并
IO / M
31, 35,
和36
O
T =三态（高阻）
X = Unspeci网络版
S1可以用作一种先进的R / W状态。 IO / M， S0和S1在一台机器的开头成为有效
在整个循环周期，并保持稳定。 ALE的下降沿可以被用来锁存的状态
这些线路。
RD
WR
34
33
O
O
阅读控制：在RD低电平表示所选择的内存或I / O设备读取，而
数据总线可用于数据传输过程中保持和暂停模式和复位时，三态。
写控制：在WR的低电平表示数据总线上的数据是要被写入到所选择的
内存或I / O位置。数据设定在WR的下降沿，在保持和HALT模式三态
和RESET期间。
准备：如果READY是在读或写周期的高，则表明该存储器或外设准备好
发送或接收数据。如果READY为低电平时，CPU将等待时钟周期READY的整数倍
去完成读或写周期前高。 READY必须符合特定网络版建立和保持
次。
保持：表明另一个主机请求使用的地址和数据总线。的CPU ，在
接收所述保持请求，将尽快放弃总线的使用为完成当前总线
传输。内部处理可以继续。该处理器可以重新获得总线后，才HOLD是
删除。当HOLD得到确认，地址，数据总线， RD ， WR ，和IO / M线
3-stated.
保持应答：表示CPU已收到HOLD请求，它将放弃
总线在下一时钟周期。 HLDA变为低电平保持请求被删除后。该CPU采用总线
HLDA后半个时钟周期变低。
中断请求：作为一个通用中断。它是在下一到最后只取样
保持在一个指令和并停止状态的时钟周期。如果是积极的，程序计数器（PC ）会
从递增抑制和INTA将发行。在这个周期中的重启或CALL
指令可以被插入跳转到中断服务程序。该INTR启用和禁用
软件。它是由复位禁用后，立即中断被接受。
准备
35
I
HOLD
39
I
HLDA
38
O
INTR
10
I
3
QQ：2880707522 复制
