HM62W16255HC系列
4M高速SRAM （ 256千字
×
16-bit)
ADE - 203-1200 （ Z）
初步
修订版0.0
2000年9月1日
描述
该HM62W16255HC是4兆高速静态RAM举办256千字
×
16位。它实现了高
通过采用CMOS工艺（ 6晶体管存储单元）和高速电路的设计速度的存取时间
技术。它最适合于需要高速，高密度存储器和应用程序
宽位宽度配置，例如高速缓存和缓冲存储器中的系统。该HM62W16255HC是
打包400万44引脚SOJ和400万44引脚塑料TSOPII高密度表面安装。
特点
3.3 V单电源： 3.3 V
±
0.3 V
访问时间： 10纳秒（最大）
完全静态存储器
无需时钟或定时选通
平等的机会和周期时间
直接TTL兼容
所有输入和输出
工作电流： 145毫安（最大值）
TTL待机电流： 40毫安（最大值）
CMOS待机电流5mA （最大）
为1mA （最大值） （L-版本）
数据保持电流：0.6 MA（最大值） （L -版）
数据保持电压： 2.0 V（分钟） （L -版）
中心V
CC
和V
SS
引出线类型
初步：该设备的规格如有变更，恕不另行通知。请联系您就近
日立公司的销售部关于规范。
HM62W16255HC系列
订购信息
型号
HM62W16255HCJP-10
HM62W16255HCLJP-10
HM62W16255HCTT-10
HM62W16255HCLTT-10
存取时间
10纳秒
10纳秒
10纳秒
10纳秒
400万44引脚塑料TSOPII （ TTP- 44DE ）
包
400万44引脚塑料SOJ （ CP- 44D ）
2
HM62W16255HC系列
框图
（ LSB ）
A14
A13
A12
A5
A6
A7
A11
A10
A3
（MSB） A 1
I/O1
.
.
.
I/O8
I/O9
.
.
.
I/O16
WE
CS
LB
UB
V
CC
ROW
解码器
存储矩阵
1024行
×
32列
×
8块
×
16位
（ 4,194,304位）
V
SS
CS
列I / O
输入
数据
控制
列解码器
CS
（ LSB ）
A8 A9 A17 A15 A16 A0 A2 A4
（MSB）
OE
CS
4
QQ：2880707522 复制
