HM628512C系列
的4M SRAM ( 512千字
×
8-bit)
ADE - 203-1212 ( Z)
初步
修订版0.0
2000年9月12日
描述
日立HM628512C是4兆的静态RAM举办512千字
×
8位。它实现了更高的密度,
更高的性能和低功耗采用高保真CMOS工艺技术。的装置,
封装在一个525密耳SOP (脚印间距宽度)或400万TSOP II型或600密耳的塑料DIP ,是
适用于高密度安装。该HM628512C适合电池备份系统。
特点
5 V单电源
访问时间: 55/70 NS (最大值)
功耗
主动: 50毫瓦/ MHz(典型值)
待机: 10
W
(典型值)
完全静态存储器。无需时钟或定时选通
平等的机会和周期时间
常见的数据输入和输出:三态输出
直接TTL兼容:所有输入和输出
电池备份操作
初步:该设备的规格如有变更,恕不另行通知。请联系您
最近日立的销售部关于规范。
HM628512C系列
订购信息
型号
HM628512CLP-5
HM628512CLP-7
HM628512CLP-5SL
HM628512CLP-7SL
HM628512CLFP-5
HM628512CLFP-7
HM628512CLFP-5SL
HM628512CLFP-7SL
HM628512CLTT-5
HM628512CLTT-7
HM628512CLTT-5SL
HM628512CLTT-7SL
HM628512CLRR-5
HM628512CLRR-7
HM628512CLRR-5SL
HM628512CLRR-7SL
存取时间
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
55纳秒
70纳秒
400万的32引脚塑料TSOP II反向( TTP- 32DR )
400万的32引脚塑料TSOP II ( TTP - 32D )
525万的32引脚塑料SOP ( FP- 32D )
包
600万的32引脚塑料DIP ( DP- 32 )
2
HM628512C系列
框图
最低位
V
CC
V
SS
最高位
A11
A9
A8
A15
A18
A10
A13
A17
A16
A14
A12
ROW
解码器
存储矩阵
2,048
×
2,048
I/O0
输入
数据
控制
I/O7
列I / O
列解码器
LSB A3 A2A1A0 A4 A5 A6 A7 MSB
CS
WE
OE
定时脉冲发生器
读/写控制
4