HI-8282A
2006年1月
ARINC 429串行发送器和双接收机
特点
!
ARINC 429规范兼容
!
在所有的备用电源，以Intersil的HS- 3282
ARINC 429应用
!
小尺寸44引脚QFP封装选项
!
16位并行数据总线
!
直接接收器接口ARINC总线
!
定时控制10倍的数据速率
!
可选的数据时钟
!
自动发送数据时序
!
8字发送FIFO
!
每ARINC接收错误拒绝
规格429
!
自我测试模式
!
奇偶校验功能
!
低功耗，单5伏电源
!
工业&整个军用温度范围
概述
在HI- 8282A是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。发射器
部分提供了ARINC 429通讯协议。
附加的接口电路，诸如霍尔特HI- 8585 ，
HI- 8586和HI- 3182需要翻译的5伏的逻辑
输出ARINC 429的驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。该
HI- 8282A检查空和数据的时序，将拒绝
错误的模式。例如，一个125 kHz的时钟
选择，数据的频率必须是10.4千赫之间
和15.6千赫。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
引脚配置
（ TOP VIEW ）
- N / C
- 429DI2 （ B）
- 429DI2 （ A）
- 429DI1 （ B）
- 429DI1 （ A）
- Vcc的
- N / C
- 先生
- TXCLK
- CLK
- N / C
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
44
43
42
41
40
39
38
37
36
35
34
应用
!
航空电子设备的数据通信
!
串行到并行转换
!
并行到串行转换
HI-8282APQI
HI-8282APQT
HI-8282APQM
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 - 429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
44引脚塑料四方扁平封装（ PQFP ）
（额外的封装引脚配置参见第10页）
（ DS8282A修订版E）
HOLT集成电路
www.holtic.com
N / C - 12
BD10 - 13
BD09 - 14
BD08 - 15
BD07 - 16
BD06 - 17
GND - 18
BD05 - 19
BD04 - 20
BD03 - 21
BD02 - 22
01/06
HI-8282A
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HI-8282A
功能说明
控制字寄存器
在HI - 8282A包含10个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
数据
公共汽车
针
BDO5
功能控制
描述
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
SELF TEST
0 = ENABLE
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
BD10
-
-
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD11
-
-
对HI - 8282A保证识别这些水平的具有共同
模电压相对于GND小于± 5V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
HI-8282A-10
对HI - 8282A -10选项类似于对HI - 8282A除
它允许串联地添加外部10千欧的电阻器
每个ARINC输入，而不影响ARINC输入阈值。这
选项是在应用中尤其有用，其中避雷
电路也是需要的。
在ARINC总线的每一方必须通过10千欧连接
串联电阻，以使芯片检测到正确的ARINC水平。
典型的10伏的差动信号被转换，并输入到一个
窗口比较器和锁存器。比较器电平被设置成使
与外部10千欧的电阻器，它们的正下方的标准
6.5 V最小ARINC数据的阈值，并略高于2.5 V
最大ARINC空阈值。
对HI - 8282A -10与外部使用时，所述接收器
10千欧的电阻将承受DO- 160D ， 3级，波形3 ，
图4和图5A 。没有额外的雷电保护电路是必要的。
请参阅霍尔特AN- 300应用笔记额外
信息和霍尔特的防雷保护建议
线路驱动器和接收器。
BD14
v
cc
429DI1(A)
OR
429DI2(A)
GND
迪FF erential
放大器器
比较
问鼎
零
v
cc
429DI1(B)
OR
429DI2(B)
零
GND
图1 ARINC接收器输入
HOLT集成电路
3
HI-8282A
功能说明（续）
接收器逻辑操作
图2示出了各重的逻辑部分的方框图。
ceiver 。
位时序
在ARINC 429规范包含以下时序specifi-
阳离子对接收的数据：
高速
低速
100K BPS ± 1 ％ 12K BPS -14.5K
比特率
10 ± 5微秒
脉冲上升时间
1.5 ± 0.5微秒
10 ± 5微秒
脉冲下降时间
1.5 ± 0.5微秒
5微秒± 5 ％ 34.5至41.7微秒
脉冲宽度
在HI- 8282A接受符合这些规格的信号和
公差外的拒绝。的方式，逻辑操作
实现这一点在下面描述：
1.关键时序检查逻辑的性能是一个AC-
牧师1MHz的时钟源。小于0.1％的误差是中建议
谁料。
2.采样移位寄存器是10位长，并且必须出示
连续三次问鼎，被认为是有效的零点或空值
数据。此外，对于数据位，在上部的一个或零
的采样移位寄存器的位必须随后在空
的数据位时间内的下位。在字中的空
间隙，连续三次空值必须在两个上找到
和下位的采样移位寄存器。以这种方式在
最小脉冲宽度得到了保证。
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是有了1MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数将使明年接收。
接收器校验位
接收器奇偶校验电路计数的人接受，包括
奇偶校验位， ARINC-位32。如果结果为奇数，则"0"会出现
在第32位。
检索数据
一旦32位的有效识别，接收逻辑产生
序列结束（ EOS ） 。如果接收机译码器被使能
和第9和第10位ARINC匹配控制字亲
克的位，或者如果接收器解码器被禁用，则EOS时钟
数据就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将
变为低电平。该数据标志的接收器将保持低电平，直到后
无论从那个接收器ARINC字节检索。这是AC-
通过激活与EN SEL ，字节选择，从低到complished
检索的第一个字节和激活EN与SEL高检索
第二个字节。 EN1从接收器1和EN2重新检索数据
从接收器2 trieves数据。
如果另一个ARINC字被接收，并且发生BE-一个新的EOS
前两个字节被检索，该数据是由覆盖
新词。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HI-8282A
功能说明（续）
发射机
发射机部分的方框图如图3所示。
BD12控制字位被置为低电平时，第32位传输会
使奇偶奇。如果控制位为高时，奇偶校验为偶数。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO是
内部连接到接收器输入端，绕过
接口电路。数据接收器1的传输和数据
Recevier 2的补码。 429DO和429DO输出保持
自我测试期间激活。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志，是高（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
系统操作
两个接收器是独立的发射器。因此，
数据交换的控制是严格的用户的选择。该
唯一的限制是：
1.如果没有检索到接收到的数据可能会被覆盖
在一个ARINC字周期。
2. FIFO可以存储8个字最大，并忽略
如果企图完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。
两个字节必须检索清除数据准备好标志。
5.在ENTX ，发送允许，变高也不能去
低到TX / R，发送器就绪标志，变为高电平。否则，
在传输过程中有一个ARINC-字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是反
mitted并设置发送就绪标志， TX / R高。
主复位（ MR）
在主复位数据发送和接收的
立即终止，发送FIFO和接收器
清零为是发送和接收标志。控制
注册不受主复位。
BIT BD12
数据和
NULL定时器
SEQUENCER
发射器奇偶校验
奇偶发生器计数在31位字的人。如果
31位并行
负载移位寄存器
位时钟
奇偶
发电机
429DO
429DO
字时钟
位
和
WORD GAP
计数器
开始
顺序
8× 31 FIFO
地址
负载
字计数器
和
FIFO控制
增量
字数
TX / R
ENTX
数据总线
数据
时钟
FIFO
加载中
SEQUENCER
PL1
PL2
数据时钟
分频器
CLK
TX CLK
网络连接gure 3 。
发送器的框图
控制位
BD13
HOLT集成电路
5
HI-8282A
2001年5月
ARINC 429串行发送器和双接收机
特点
!
ARINC 429规范兼容
!
16位并行数据总线
!
直接接收器接口ARINC总线
!
定时控制10倍的数据速率
!
可选的数据时钟
!
每ARINC接收错误拒绝
规格429
!
自动发送数据时序
!
自我测试模式
!
奇偶校验功能
!
低功耗，单5伏电源
!
工业&整个军用温度范围
概述
在HI- 8282A是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。发射器
部分提供了ARINC 429通讯协议。
附加的接口电路，诸如霍尔特HI- 8585 ，
HI- 8586和HI- 3182需要翻译的5伏的逻辑
输出ARINC 429的驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。该
HI- 8282A检查空和数据的时序，将拒绝
错误的模式。例如，一个125 kHz的时钟
选择，数据的频率必须是10.4千赫之间
和15.6千赫。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
引脚配置
（ TOP VIEW ）
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
HI-8282APQI
＆放大器;
HI-8282APQT
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 - 429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
应用
!
航空电子设备的数据通信
!
串行到并行转换
!
并行到串行转换
44引脚塑料四方扁平封装（ PQFP ）
（额外的封装引脚配置参见第10页）
（ DS8282A启新）
HOLT集成电路
1
05/01
HI-8282A
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HI-8282A
功能说明
控制字寄存器
在HI - 8282A包含10个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的位位置
接收器或发送器。 ARINC- 1位是第一位
发送或接收的。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
数据
公共汽车
针
BDO5
功能控制
描述
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
SELF TEST
0 = ENABLE
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
BD10
-
-
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD11
-
-
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
对HI - 8282A保证识别这些水平的具有共同
模电压相对于GND小于± 5V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
在设计保证检测上述的公差
水平，因此实际接受范围稍大。如果
ARINC-信号超出实际接受的范围，包括
空值，芯片将拒绝该数据。
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
BD14
HOLT集成电路
3
HI-8282A
功能说明（续）
接收器逻辑操作
图2示出每个接收器的逻辑部分的方框图。
位时序
在ARINC 429规范包含下列时间
说明书中对接收的数据：
高速
低速
100K BPS ± 1 ％ 12K BPS -14.5K
1.5 ± 0.5微秒
10 ± 5微秒
1.5 ± 0.5微秒
10 ± 5微秒
5微秒±5％
34.5至41.7微秒
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是有了1MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
比特率
脉冲上升时间
脉冲下降时间
脉宽
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数将使明年接收。
接收器校验位
接收器奇偶校验电路计数的人接受，包括
奇偶校验位， ARINC-位32。如果结果为奇数，则"0"会出现在
第32位。
同样的HI- 8282A接受符合这些规格的信号
并拒绝了容差范围。的方式，逻辑操作
实现这一点在下面描述：
1.关键时序检查逻辑的性能是一个AC-
牧师1MHz的时钟源。
小于0.1％的误差是
recommmended 。
2.采样移位寄存器是10位长，并且必须出示
连续三次问鼎，被认为是有效的零点或空值
数据。此外，对于数据位，在高位位的一个或零
采样移位寄存器必须跟在一个空
的数据位时间内较低位。对于单词差距空，
三个连续空值必须在两个上部被发现和
低位采样移位寄存器。以这种方式，微型
妈妈脉冲宽度保证。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。如果接收机译码器被使能，并
第9和第10位ARINC匹配的控制字位程序
或者，如果接收器的解码器被禁用，则EOS钟表的数据
就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将变低。该
数据标志的接收器将保持低电平，直到两个ARINC
从接收的字节被检索。这是通过
EN激活与SEL ，字节选择，低来取得前
字节和激活EN与SEL高检索的第二个字节。
ENI检索数据的接收器1和EN2从检索数据
接收器2 。
如果另一个ARINC字被接收，并且一个新的EOS之前发生
的两个字节被检索，该数据由新覆盖
字。
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2中。
接收器框图
HOLT集成电路
4
HI-8282A
发射机
发射机部分的方框图如图3所示。
发射器奇偶校验
奇偶发生器计数在31位字的人。如果
BD12控制字位被设置为低，发射的第32位会
奇偶奇。如果控制位为高奇偶均匀。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志为高电平（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO成为
输入到接收器绕过接口电路。
SYSTEMOPERATION
两个接收器是独立的发射器。因此，
数据交换的控制是严格根据用户的选择。该
唯一的限制是：
1.如果没有检索到接收到的数据可能会被覆盖
在一个ARINC字周期。
2. FIFO可以存储8个字最大，并忽略
如果企图完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。
两个字节必须检索清除数据准备好标志。
5.在ENTX ，发送允许，变高也不能去
低到TX / R，发射readyflag ，变高。否则，
在传输过程中有一个ARINC-字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是
发送和设置发送器就绪标志， TX / R高。
HOLT集成电路
5
HI-8282A
2013年7月
ARINC 429
串行发送器和双接收机
特点
ARINC 429规范兼容
在所有备选源Intersil的HS- 3282
ARINC 429应用
小尺寸44引脚QFP封装选项
16位并行数据总线
直接接收器接口ARINC总线
定时控制10倍的数据传输速率
可选的数据时钟
自动发送数据时序
8个字发送FIFO
每个ARINC接收器错误拒绝
规格429
自检模式
奇偶校验功能
低功耗，单5伏电源
工业&扩展级温度范围
概述
在HI- 8282A是用于将硅栅CMOS器件
所述ARINC-429串行数据总线向一个16位的并行数据总线。
两个接收器和一个独立的发射器是
提供的。接收器的输入电路和逻辑是
专为满足ARINC 429规范装载，
电平检测，定时和协议。发射器
部分提供了ARINC 429通讯协议。
附加的接口电路，诸如霍尔特HI- 8585 ，
HI- 8586和HI- 3182需要翻译的5伏的逻辑
输出ARINC 429的驱动电平。
16位并行数据总线交换32位的ARINC
在两个步骤中的数据字时，无论装载的发射机
或询问的接收器。与数据总线接口
CMOS和TTL 。
的所有电路的定时与主时钟输入开始时，
CLK 。对于ARINC 429应用程序，主时钟
频率为1兆赫。
每个独立的接收器监视与所述数据流
采样率的10倍的数据速率。采样速率是
软件可选择在任1MHz的或125KHz的。结果
奇偶校验都可以作为第32 ARINC位。该
HI- 8282A检查空和数据的时序，将拒绝
错误的模式。例如，一个125 kHz的时钟
选择，数据的频率必须是10.4千赫之间
和15.6千赫。
发射机有一个先入先出（FIFO）存储器，以
存储8 ARINC字传输。的数据速率
发射器可通过软件选择通过将主
时钟（CLK）通过10或80的主时钟用于
设置该ARINC-传输的定时内所要求的
分辨率。
引脚配置
（ TOP VIEW ）
- N / C
- 429DI2 （ B）
- 429DI2 （ A）
- 429DI1 （ B）
- 429DI1 （ A）
- Vcc的
- N / C
- 先生
- TXCLK
- CLK
- N / C
N / C - 1
D / R1 - 2
D / R 2 - 3
SEL - 4
EN1 - 5
EN2 - 6
BD15 - 7
BD14 - 8
BD13 - 9
BD12 - 10
BD11 - 11
44
43
42
41
40
39
38
37
36
35
34
HI-8282APQI
HI-8282APQT
HI-8282APQM
应用
航空电子数据通信
串行到并行转换
并行到串行的转换
33 - N / C
32 - N / C
31 - CWSTRX
30 - ENTX
29 - 429DO
28 - 429DO
27 - TX / R
26 - PL2
25 - PL1
24 - BD00
23 - BD01
44引脚塑料四方扁平封装（ PQFP ）
（额外的封装引脚配置参见第10页）
(
（ DS8282A启高）
HOLT集成电路
www.holtic.com
N / C - 12
BD10 - 13
BD09 - 14
BD08 - 15
BD07 - 16
BD06 - 17
GND - 18
BD05 - 19
BD04 - 20
BD03 - 21
BD02 - 22
07/13
HI-8282A
引脚说明
符号
VCC
429DI1 （ A）
429DI1 （ B）
429DI2 （ A）
429DI2 （ B）
D/R1
D/R2
SEL
EN1
EN2
BD15
BD14
BD13
BD12
BD11
BD10
BD09
BD08
BD07
BD06
GND
BD05
BD04
BD03
BD02
BD01
BD00
PL1
PL2
TX / R
429DO
429DO
ENTX
CWSTR
CLK
TX CLK
MR
功能
动力
输入
输入
输入
输入
产量
产量
输入
输入
输入
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
动力
I / O
I / O
I / O
I / O
I / O
I / O
输入
输入
产量
产量
产量
输入
输入
输入
产量
输入
+5V ±5%
描述
ARINC接收器1正输入端
ARINC接收器1负输入端
ARINC接收器2的正输入
ARINC接收器2负输入端
接收器1数据准备好标志
接收器2数据准备好标志
接收数据字节选择（ 0 =字节1） （ 1字节= 2）
数据总线控制，使接收机1数据输出
数据总线控制，使接收器2的数据输出，如果EN1高
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
0V
数据总线
数据总线
数据总线
数据总线
数据总线
数据总线
锁存使能，从数据总线字节1进入到发射FIFO。
锁存使能，从数据总线为2字节输入到发射机FIFO。必须遵循PL1 。
发送器就绪标志。变低时， ARINC字加载到FIFO 。变高
后变速器和FIFO为空。
从发射器输出"ONES"数据。
从发射器输出"ZEROES"数据。
启用传输
时钟控制字寄存器
主时钟输入
发送器时钟等于主时钟（ CLK ） ，无论是10或80分。
主复位，低电平有效
HOLT集成电路
2
HI-8282A
功能说明
控制字寄存器
在HI - 8282A包含10个数据触发器的D输入CON-
，连接到该数据总线和时钟相连CWSTR 。每
触发器提供选项给用户，如下所示：
数据
公共汽车
ARINC 429数据格式
下表显示了在与交换数据的比特位置
接收器或发送器。 ARINC- 1位是第一位发送或
收到。
1个字节
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
13 12 11 10
9
31 30 32
1
2
3
4
5
6
7
8
数据
公共汽车
针
BDO5
功能控制
描述
如果启用，内部连接
为合格429DO和
429DO到接收逻辑输入
如果启用， ARINC位9和，
10 ，必须在接下来的两个匹配
控制字位
如果接收器1解码器是
使能时，该ARINC-位9
必须将此位匹配
如果接收器1解码器是
启用后， ARINC 10位
必须将此位匹配
如果启用， ARINC位9和
10 ，必须在接下来的两个匹配
控制字位
如果接收机2解码器是
启用，则ARINC位9
必须将此位匹配
如果接收机2解码器是
启用，则ARINC 10位
必须将此位匹配
逻辑0使得正常的奇校验
而逻辑1时，允许偶校验
在发射第32位输出
CLK由10或除以任意
80获得XMTR数据时钟
CLK由10或除以任意
80获得RCVR数据时钟
ARINC
位
2字节
数据
公共汽车
ARINC
位
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14
SELF TEST
0 = ENABLE
BDO6
接收器1
解码器
1 =启用
BDO7
-
-
接收器
ARINC总线接口
图1示出了针对每个接收器输入电路。在ARINC 429
规范要求下面的检测水平：
BDO8
-
-
BDO9
接收器2
解码器
1 =启用
状态
一
零
零
差分电压
6.5伏特至13伏特
2.5伏特至-2.5伏特
-6.5伏特至-13伏
BD10
-
-
对HI - 8282A保证识别这些水平的具有共同
模电压相对于GND小于± 5V为最坏的情况
条件（ 4.75V电源和13V的信号电平） 。
设计公差保证检测上述水平，因此
实际接受范围稍大。如果ARINC信号
出的实际接受的范围，其中包括空值，在芯片
拒绝数据。
BD11
-
-
BD12
倒置
XMTR
奇偶
XMTR数据
CLK选择
RCVR DTA
CLK选择
1 =启用
BD13
0 = ÷10
1 = ÷80
0 = ÷10
1 = ÷80
HI-8282A-10
对HI - 8282A -10选项类似于对HI - 8282A除
它允许在添加外部10K至15K欧姆的电阻器
系列与每个ARINC输入，而不会影响该ARINC-输入
阈值。此选项的应用中特别有用
雷击保护电路，也是必需的。
在ARINC总线的每一方必须通过一个10K连接到15K
欧姆的串联电阻，以使芯片检测到正确的ARINC
的水平。典型的10伏的差动信号被转换，并输入到
一个窗口比较器和锁存器。比较器电平被设定
与该外部10K至15K欧姆的电阻器，它们的正下方
标准的6.5 V最小ARINC数据的阈值，略高于
2.5 V最大ARINC空阈值。
对HI - 8282A -10，与外部使用时，所述接收器
15K欧姆的电阻，可以承受DO- 160F ， 3级，波形3 ，
如图4所示，图5A和5B针注射。无需额外的防雷电路
是必要的。
请参阅霍尔特AN- 300应用笔记额外
信息和霍尔特的防雷保护建议
线路驱动器和接收器。
BD14
v
cc
429DI1(A)
OR
429DI2(A)
GND
迪FF erential
放大器器
比较
问鼎
零
v
cc
429DI1(B)
OR
429DI2(B)
零
GND
图1 ARINC接收器输入
HOLT集成电路
3
HI-8282A
功能说明（续）
接收器逻辑操作
图2是示出每个接收器的逻辑框图。
位时序
ARINC 429指定接收数据的时序如下：
比特率
脉冲上升时间
脉冲下降时间
脉冲宽度
高速
100K BPS的±1％的
1.5 ± 0.5微秒
1.5 ± 0.5微秒
5微秒±5％
低速
12K BPS -14.5K
10 ± 5微秒
10 ± 5微秒
34.5 - 41.7微秒
4.道峡定时器样本空移位寄存器的每
10输入的时钟（ 80，用于低速）后的最后一个数据位
有效接收。如果空存在，道峡计数器
递增。 3计数使下一个接收。
接收器校验位
存储在接收FIFO接收ARINC字的第32位
作为奇偶标志表明良好的奇校验是否再
从传入的ARINC字可察觉。
奇校验接收
奇偶校验位复位指示正确的校验接收
而最终的字，然后写入到接收FIFO 。
偶校验接收
接收机设定的第32位为“1 ”，表示一个奇偶错误
而最终的字，然后写入到接收FIFO 。
因此，从接收FIFO中检索到的第32位将AL-
如何为“0 ”时有效（奇校验） ARINC 429字的重
可察觉。
在HI- 8282A信号接收符合这些规范和重新
这些公差使用方法外jects信号说明
在这里：
1.时序逻辑需要精确1.0 MHz的时钟
源。建议使用小于0.1 ％的误差。
2.采样移位寄存器是10位长，必须
显示连续三年问鼎，零或空值是consid-
ERED有效数据。为符合资格在上个数据位，一个或零
采样移位寄存器的位必须跟在空
的数据位时间内的下位。一个字的差距空重
张塌塌米三个连续空值在上部和下部
采样移位寄存器的比特。这保证了迷你
妈妈的脉冲宽度。
检索数据
一旦32位的有效识别，接收逻辑产生
序列（ EOS ）结束。如果接收机译码器被使能，并
第9和第10位ARINC匹配的控制字位程序
或者，如果接收器的解码器被禁用，则EOS钟表的数据
就绪标志触发器为"1" ，D / R 1或D / R 2 （或两者）将变低。该
数据标志的接收器保持低电平，直到两个ARINC字节后
从接收器取出。这是通过首先爱科特完成
vating EN与SEL ，字节选择低检索的第一个字节
然后激活与EN SEL高检索的第二个字节。
EN1检索数据的接收器1和EN2从重新获取数据
ceiver 2 。
如果另一个ARINC字被接收并且新的EOS之前发生
的两个字节被检索，该数据由新覆盖
字。
3.每个数据位必须由不少于跟随其前任
8样品和不超过12个样品。以这种方式在
比特率进行检查。正是凭借1 MHz的输入时钟频率，
可接受的数据的比特率如下：
高速
数据比特率MIN
数据比特率最大
83K BPS
125K BPS
低速
10.4K BPS
15.6K BPS
到引脚
SEL
EN
D / R
解码器
控制
位
MUX
控制
32至16 DRIVER
控制
BIT BD14
时钟
选项
时钟
CLK
/
LATCH
启用
控制
BITS 9 & 10
32位锁存器
位
计数器
和
完
顺序
32位移位寄存器
数据
奇偶
查
32ND
位
位时钟
EOS
EOS
问鼎
WORD GAP
WORD GAP
定时器
位时钟
移位寄存器
开始
结束
零
移位寄存器
顺序
控制
零
移位寄存器
错误
错误
发现
时钟
图2.接收器框图
HOLT集成电路
4
HI-8282A
功能说明（续）
发射机
发射机部分的方框图如图3所示。
BD12控制字位被置为低电平时，第32位传输会
使奇偶奇。如果控制位为高时，奇偶校验为偶数。
SELF TEST
如果BD05控制字位被设置为低， 429DO或429DO是
内部连接到接收器输入端，绕过
接口电路。数据接收器1的传输和数据
Recevier 2的补码。 429DO和429DO输出保持
自我测试期间激活。
FIFO操作
该FIFO时，首先脉冲PL1装载1字节顺序装
然后PL2加载的字节2.控制逻辑会自动加载
FIFO中的下一个可用位置的31位字。如果TX / R ，
发送就绪标志，是高（ FIFO为空） ，然后8个字，
每个31位长，可以被加载。如果TX / R为低电平，则只有
可利用的位置可被加载。如果所有的8个位置都满了，
FIFO忽略进一步尝试加载数据。
系统操作
两个接收器是独立的发射器。因此，
数据交换的控制是严格的用户的选择。该
唯一的限制是：
1.如果没有检索到接收到的数据可能会被覆盖
在一个ARINC字周期。
2. FIFO可以存储8个字最大，并忽略
如果企图完全加载另外的数据。
发送数据3字节1 ，必须先加载。
接收到的数据的4字节要么可以先检索。
两个字节必须检索清除数据准备好标志。
5.在ENTX ，发送允许，变高也不能去
低到TX / R，发送器就绪标志，变为高电平。否则，
在传输过程中有一个ARINC-字被丢失。
数据传输
当ENTX变为高电平，使传输时，FIFO
位置递增与顶部的寄存器加载到
数据发送移位寄存器。在2.5的数据时钟的第一个
数据位出现在任429DO或429DO 。的31比特的
数据发送移位寄存器被顺序呈现给
在ARINC 429格式下的时序输出：
高速
10个时钟
5个时钟周期
5个时钟周期
40个时钟
低速
80个时钟
40个时钟
40个时钟
320时钟
ARINC数据位时间
数据位时间
NULL位时间
WORD间隔时间
字计数器检测时，所有加载的位置是反
mitted并设置发送就绪标志， TX / R高。
主复位（ MR）
当主复位，数据发送和接收的
立即终止，发送FIFO和接收器
清零为是发送和接收标志。控制字
注册不受主复位。
BIT BD12
发射器奇偶校验
奇偶发生器计数在31位字的人。如果
31位并行
负载移位寄存器
位时钟
奇偶
发电机
数据和
NULL定时器
SEQUENCER
429DO
429DO
字时钟
位
和
WORD GAP
计数器
开始
顺序
8× 31 FIFO
地址
负载
字计数器
和
FIFO控制
增量
字数
TX / R
ENTX
FIFO
加载中
SEQUENCER
PL1
PL2
数据总线
数据
时钟
数据时钟
分频器
CLK
TX CLK
控制位BD13
图3.发送器的框图
HOLT集成电路
5
QQ：2881677436 复制
