TM
HD-15530
CMOS曼彻斯特编码器，解码器
描述
Intersil的HD- 15530是一款高性能的CMOS器件
意在提供服务MLL -STD-1553的要求，并
类似的曼彻斯特II编码，时分复用
串行数据协议。该LSI芯片被分成两个
段，一个编码器和一个解码器。这些章节
操作完全相互独立的，除
主复位功能。
该电路满足了许多MIL -STD-的要求
1553的编码器产生的同步脉冲和奇偶
位，以及对数据位的编码。解码器
识别同步脉冲和identi音响ES IT以及decod-
荷兰国际集团的数据位和奇偶校验。
该集成电路有充分的保障支持
MLL -STD-1553超过两个温度1MHz的数据速率和
电压。它可与CMOS ， TTL或N通道支持
电路，并使用标准的5V电源。
在HD- 15530还可以在许多党的路线用数字
数据通信应用，诸如使用环境
TAL的控制系统，从单一双绞线电缆驱动
科幻BER整个建筑光缆。
1997年3月
特点
支持MLL -STD- 1553
数据速率。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .1.25 Mbit / s的
同步识别和锁定
- 时钟恢复
曼彻斯特II编码，解码
独立的编码和解码
较低的工作功耗。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50mW的电压为5V
订购信息
包
CERDIP
TEMP 。 RANGE
-40
o
C至+ 85
o
C
-55
o
C至+ 125
o
C
-40
o
C至+ 85
o
C
-55
o
C至+ 125
o
C
SMD ＃
PDIP
-40
o
C至+ 85
o
C
1.25兆位/秒
HD1-15530-9
HD1-15530-8
7802901JA
HD4-15530-9
HD4-15530-8
78029013A
HD3-15530-9
E24.6
J28.A
PKG 。号
F24.6
SMD ＃
CLCC
引脚配置
HD- 15530 （ CERDIP ， PDIP ）
顶视图
串行
数据输出
有效字1
编码器
SHIFT CLK 2
获取数据3
串行数据输出4
解码器CLK
5
24 V
CC
23编码器CLK
22 SEND CLK IN
21发送数据
20同步选择
19编码器使能信号
18串行数据
17双极ONE OUT
16输出禁止
双极
15 ZERO OUT
14
÷
6 OUT
13 MASTER RESET
NC
双极
零
双极
ONE IN
单极
DATA IN
解码器
SHIFT CLK
7
8
9
10
11
12
命令/
数据同步
13
解码器
RESET
14
GND
15
主
RESET
16
17
双极
ZERO OUT
18
产量
抑制
23
22
21
20
19
NC
SYNC
SELECT
编码器
启用
串行
DATA IN
双极
ONE OUT
解码器
CLK
NC
5
6
HD- 15530 （ CLCC ）
顶视图
获取数据
编码器
SHIFT CLK
编码器
CLK
发送
CLK IN
27
26
25
24
发送
数据
NC
有效
字
1
4
3
2
双极零6
双极之一
7
在8单极数据
解码器SHIFT CLK 9
命令/
数据同步10
解码器RESET 11
GND 12
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil公司（和设计）是Intersil公司美洲的商标。
版权所有 Intersil公司美洲2002.版权所有
÷
6 OUT
V
CC
28
FN2960.1
142
HD-15530
方框图
编码器
12
13
22
14
GND
主复位
发送CLK IN
V
CC
产量
抑制
24
单极8
DATA IN
双极7
ONE IN
双极6
零
解码器
3
过渡
FINDER
性格
识别码
拿
数据
÷
6 OUT
÷
6
编码器
CLK
位
计数器
÷
2
17
性格
前
15
16
双极
ONE OUT
双极
ZERO OUT
10个命令/
数据同步
4系列
数据输出
23
解码器
CLK
18
19
20
SYNC
SELECT
主
RESET
5
同步
位
率
CLK
奇偶1有效
查
字
9
解码器
移
CLK
13
解码器
RESET
11
位
计数器
21
2
发送
数据
串行
DATA IN
编码器
启用
编码器
SHIFT CLK
引脚说明
针
数
1
2
3
4
5
TYPE
O
O
O
O
I
名字
有效字
编码器的移位
时钟
获取数据
串行数据输出
解码器时钟
部分
解码器
编码器
解码器
解码器
解码器
描述
输出高电平表示收到有效的话， （有效的校验和无Manches-
错误之三） 。
输出数据移入编码器。编码器样品SDI的
低到高的编码器移位时钟过渡。
输出为高电平接收数据的过程中识别的同步脉冲后
两个有效的曼彻斯特数据位。
在提供正确的NRZ格式接收到的数据。
输入驱动转型取景器，并同步这又
提供时钟给解码器的均衡，输入的频率等于
12X的数据速率。
当总线处于消极状态的高投入应该适用。该引脚
必须保持高电平时单极性输入时使用。
当总线处于积极状态的高投入应该适用。该引脚
必须保持为低电平时，单极性输入时使用。
与6脚高脚低7时，该引脚输入单极数据进入过渡
取景器电路。如果不使用该输入必须保持为低电平。
输出，提供了一个频率（解码器时钟
÷
12 ） ，同步的
通过将回收的串行数据流认列。
解码后的数据输出时，从这个引脚的高输出发生时
之前有一个命令（或状态）同步字符。低
输出显示数据同步字符。
高输入到该引脚在解码器移位时钟的上升沿
解码器重置位的计数逻辑来准备一个新词的一个条件。
地面电源引脚。
该引脚上的高清除2 ： 1计数器编码器和解码器，以及
重置
÷
6电路。
输出从6:1分压器它是由编码器时钟来驱动。
低电平有效输出设计用于驱动的零或负感
双极线路驱动器。
低该引脚上的力量引脚15和17高，非活动状态。
低电平有效的输出，可用于驱动一个双极的一个或正感
线驱动器。
6
7
8
9
10
I
I
I
O
O
双极零
双极之一
UNLPOLAR DATA IN
解码器SHIFT
时钟
SYNC命令
解码器
解码器
解码器
解码器
解码器
11
12
13
14
15
16
17
I
I
I
O
O
I
O
解码器复位
地
主复位
解码器
两
两
编码器
编码器
编码器
编码器
÷
6 OUT
双极性归零
输出禁止
双极ONE OUT
143
HD-15530
引脚说明
针
数
18
19
20
21
22
23
24
I =输入
TYPE
I
I
I
O
I
I
I
（续）
名字
在串行数据
编码器使能信号
同步选择
发送数据
发送时钟在
编码器时钟
V
CC
部分
编码器
编码器
编码器
编码器
编码器
编码器
两
描述
的数据速率等于编码器的移位接收的串行数据流
时钟。
该引脚上较高的启动编码周期。 （除前述的
周期完成的。 ）
驱动一个高投入和数据的同步输入低命令同步。
活性高输出使串行数据的外部来源。
时钟输入的频率等于该数据速率X2 ，通常由从动
÷
6
输出。
输入到6 ：1的分频器中，频率等于数据速率X12的通常是
在这里输入。
V
CC
是+ 5V电源引脚。一个0.1μF从V去耦电容
CC
（引脚24）到地（引脚12 ）的建议。
O =输出
编码器操作
编码器需要具有的频率的单个时钟
两次施加在发送时钟所需的数据速率
输入。被设置在芯片的辅助除以6计数器
可以使用的由divid-以产生发送时钟
荷兰国际集团解码器时钟。
编码器的周期开始时，编码器使能信号是
编码器移位时钟的下降沿时高
1
.
这个周期持续一个字的长度或20编码器
移位时钟周期。在接下来的由低到高的转变
该编码器的移位时钟，高同步选择输入
驱动命令同步或过低都会产生一个数据同步
为字
2
。当编码器已准备好接受数据，
发送数据输出变为高电平，并保持高六
青少年编码器的移位时钟周期
3
。在这些
16期的数据应被移入串行
每高到低的转换数据输入
编码器移位时钟，因此它可以在低采样
到高的转变
3
-
4
。同步和曼彻斯特大战后
编码数据是通过双极传输ONE和
双极性零输出，编码器加上一个额外的
位，该位是奇偶校验该字
5
。如果编码器
ENABLE不断高举，连续的话会
未经帧间间隙进行编码。编码器使能信号
必须通过低时间
5
如图所示，以防止连续
从字进行编码。在任何时候，一个低输出
禁止输入将迫使这两个双极性输出为高电平状态
但不会影响任何其他方式的编码器。
要中止编码器传送一个正脉冲必须
在主复位应用。以后任何时候或在此
脉冲，在发送时钟由低到高的转变将清除
内部计数器并初始化编码器的一个新词。
定时
发送CLK
编码器
SHIFT CLK
编码器
启用
同步选择
发送数据
串行
DATA IN
双极
ONE OUT
双极
ZERO OUT
1 2
0
1
2
3
4
5
6
7
15
16
17
18
19
不在乎
有效
不在乎
15
上半场下半场
14
15
15
14
14
13
13
13
12
12
12
11
11
11
10
3
3
3
2
2
2
1
1
1
0
0
0
P
P
SYNC
SYNC
3
4
5
图1 。
144
HD-15530
如何让我们的MTU看起来像一个曼彻斯特编码UART
有效字
解码器
编码器CLK
1
双极
零
双极
ONE IN
单极
DATA IN
命令
SYNC
解码器
RESET
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
双极
ONE OUT
抑制
产量
双极
ZERO OUT
主
RESET
编码器
启用
V
CC
SYNC
SELECT
A
B
CK
A
B
CK
74LS164
74LS164
O
H
SH / LD CK SI
H
SH / LD CK
74165
74165
并行输出
并行
网络连接gure 3 。
典型的时序图的曼彻斯特编码UART
有效
编码器使能信号
同步选择
并行
双极ONE OUT
双极性归零
SYNC
最高位
最低位
P
P
奇偶
有效
图4编码器时序
SYNC
双极之一
双极零
SYNC命令
并行输出
有效字
有效
从
前
招待会
最高位
最低位
奇偶
P
P
有效
图5.解码器时序
146
QQ：2881677436 复制
