标配2GB DDR3 SDRAM
标配2GB DDR3 SDRAM
无铅Free&Halogen免费
（符合RoHS ）
H5TQ2G43CFR-xxC
H5TQ2G83CFR-xxC
*海力士半导体公司保留更改产品或规格，恕不另行通知。
版本1.0 / 2013年4月
1
描述
该H5TQ2G43CFR - XXC ， H5TQ2G83CFR - XXC是
2,147,483,648-bit
CMOS双数据速率III （ DDR3 ）
同步DRAM ，非常适用于主存储应用需要大型存储密度
和高带宽。 SK海力士2GB DDR3 SDRAM芯片提供参考两个完全同步操作
在时钟的上升沿和下降沿。虽然所有的地址和控制输入锁存的上升沿
在CK的（属于CK的边缘） ，数据，数据选通信号和写数据掩码输入采样上都
上升和下降的它的边缘。的数据通路内部流水线和8位预取来实现非常
高带宽。
设备特点及订购信息
特点
VDD = VDDQ = 1.5V +/- 0.075V
全差分时钟输入（ CK ， CK ）操作
8banks
平均更新周期（的温度上限
0
o
C~ 95
o
C)
差分数据选通（ DQS ， DQS ）
- 7.8微秒的
0
o
C ~ 85
o
C
- 3.9
μs的85
o
C ~ 95
o
C
片上DLL对齐DQ ， DQS和DQS与CK过渡
过渡
JEDEC标准78ball FBGA （ X4 / X8 ）
DM口罩写入数据中的上升沿和下降沿
数据选通的边缘
所有的地址和控制输入数据以外，
数据选通信号和数据锁存面具上
在时钟的上升沿
可编程CAS延时5 ， 6 ， 7 ， 8 ， 9 ， 10 ， 11 ， 12 ， 13
14支持
可编程附加延迟是0，CL -1和CL -2
支持
可编程CAS写入延迟（ CWL ） = 5 ， 6 ， 7 ， 8 ， 9 ，
10
可编程突发长度4/8既蚕食
顺序和交错模式
BL的飞行开关
选择EMRS驱动力
动态片上终端支持
异步复位引脚支持
ZQ校准支持
TDQS （终止数据选通）支持（ X8只）
写Levelization支持
8位预取
本产品符合RoHS指令。
版本1.0 / 2013年4月
3
包装Ballout /机械尺寸
X4包装球出（顶视图） ： 78ball FBGA封装
1
A
B
C
D
E
F
G
H
J
K
L
M
N
VSS
VSS
VDDQ
VSSQ
VREFDQ
NC
ODT
NC
VSS
VDD
VSS
VDD
VSS
1
2
VDD
VSSQ
DQ2
NF
VDDQ
VSS
VDD
CS
BA0
A3
A5
A7
RESET
2
3
NC
DQ0
的DQ
的DQ
NF
RAS
CAS
WE
BA2
A0
A2
A9
A13
3
4
5
6
4
5
6
7
NF
DM
DQ1
VDD
NF
CK
CK
A10/AP
NC
A12/BC
A1
A11
A14
7
8
VSS
VSSQ
DQ3
VSS
NF
VSS
VDD
ZQ
VREFCA
BA1
A4
A6
A8
8
9
VDD
VDDQ
VSSQ
VSSQ
VDDQ
NC
CKE
NC
VSS
VDD
VSS
VDD
VSS
9
A
B
C
D
E
F
G
H
J
K
L
M
N
注意： NF（无功能） - 这适用于只在x4的配置中使用的球。
1 2 3
A
B
C
D
E
F
G
H
J
K
L
M
N
7 8 9
（顶视图：看穿包球）
填充球
球未填充
版本1.0 / 2013年4月
5
QQ：2880707522 复制
