2GB DDR3L SDRAM
2GB DDR3L SDRAM
无铅Free&Halogen免费
（符合RoHS ）
H5TC2G43AFR-xxA
H5TC2G83AFR-xxA
*海力士半导体公司保留更改产品或规格，恕不另行通知。
修订版0.1 / 2009年11月
1
描述
该H5TC2G43AFR - XXA ， H5TC2G83AFR - XXA有一个2GB的低功率双数据速率III （ DDR3L ）同步的
理性DRAM ，非常适合需要大存储密度，高主存储器的应用
带宽和1.35V低功耗运行。海力士DDR3L SDRAM提供了向后兼容性
在1.5V DDR3基于环境没有任何变化。 （请参考SPD信息的细节。）
海力士的2Gb DDR3L SDRAM芯片提供了参考的上升沿和下降沿完全同步操作
时钟。而所有地址和控制输入锁存时钟的上升沿（下降沿
时钟）的数据，数据选通信号和写数据掩码输入被采样到上升沿和下降沿
它的。的数据通路内部流水线和8位预取，以达到非常高的带宽。
设备特点及订购信息
特点
VDD = VDDQ = 1.35V + 0.100 / - 0.067V
全差分时钟输入（ CK ， CK ）操作
差分数据选通（ DQS ， DQS ）
片上DLL对齐DQ ， DQS和DQS与CK过渡
过渡
DM口罩写入数据中的上升沿和下降沿
数据选通的边缘
所有的地址和控制输入数据以外，
数据选通信号和数据锁存面具上
在时钟的上升沿
可编程CAS延迟6 ， 7 ， 8 ， 9 ， 10 （ 11 ）
支持
可编程附加延迟是0，CL -1和CL -2
支持
可编程CAS写入延迟（ CWL ） = 5 ， 6 ， 7 ， 8
可编程突发长度4/8既蚕食
顺序和交错模式
BL的飞行开关
8banks
平均更新周期（的温度上限
0
o
C~ 95
o
C)
- 7.8微秒的
0
o
C ~ 85
o
C
- 3.9
μs的85
o
C ~ 95
o
C
自动自刷新支持
JEDEC标准82ball FBGA （ X4 / X8 ）
选择EMRS驱动力
动态片上终端支持
异步复位引脚支持
ZQ校准支持
TDQS （终止数据选通）支持（ X8只）
写Levelization支持
8位预取
*本产品符合RoHS指令。
修订版0.1 / 2009年11月
3
包装Ballout /机械尺寸
X4包装球出（顶视图） ： 82ball FBGA封装
1
A
B
C
D
E
F
G
H
J
K
L
M
N
NC
1
NC
2
VSS
VSS
VDDQ
VSSQ
VREFDQ
NC
ODT
NC
VSS
VDD
VSS
VDD
VSS
2
3
VDD
VSSQ
DQ2
NF
VDDQ
VSS
VDD
CS
BA0
A3
A5
A7
RESET
3
4
NC
DQ0
的DQ
的DQ
NF
RAS
CAS
WE
BA2
A0
A2
A9
A13
4
5
6
7
5
6
7
8
NF
DM
DQ1
VDD
NF
CK
CK
A10/AP
NC
A12/BC
A1
A11
A14
8
9
VSS
VSSQ
DQ3
VSS
NF
VSS
VDD
ZQ
VREFCA
BA1
A4
A6
A8
9
10
VDD
VDDQ
VSSQ
VSSQ
VDDQ
NC
CKE
NC
VSS
VDD
VSS
VDD
VSS
10
NC
11
11
NC
A
B
C
D
E
F
G
H
J
K
L
M
N
注意： NF（无功能） - 这适用于只在x4的配置中使用的球。
1 2 3 4
A
B
C
D
E
F
G
H
J
K
L
M
N
8 9 10 11
（顶视图：看穿包球）
填充球
球未填充
修订版0.1 / 2009年11月
5
QQ：2881677436 复制
