GS882V37AB/D-250/225/200
119-和165焊球BGA
商用温度
工业级温度
特点
256K ×36
SCD 9MB / DCD同步突发静态存储器
250兆赫， 200MHz的
1.8 V V
DD
1.8 V的I / O
单/双循环取消选择
IEEE 1149.1 JTAG兼容的边界扫描
ZQ模式引脚为用户可选的高/低输出驱动器
1.8 V +10 ％ / - 10 ％，核心供电
1.8 V的I / O供电
LBO引脚的直线或交错突发模式
在模式引脚内部输入电阻允许浮动模式引脚
默认为SCD X36管线交错模式
字节写（ BW）和/或全局写（ GW ）的操作
内部自定时写周期
用于便携式应用的自动断电
JEDEC标准的119焊球和165焊球BGA封装
SCD和DCD流水线读
该GS882V37AB / D是SCD （单周期取消）和
DCD （双循环取消）流水线同步SRAM 。 DCD
SRAM的管道禁用命令到相同程度的读出
命令。 SCD的SRAM管道命令取消一个阶段
小于读取命令。 SCD的RAM开始关闭其
输出后，立即取消命令已
捕获到的输入寄存器。 DCD的RAM保存取消
命令为一个完整周期，然后开始关闭其
刚刚经过时钟的第二个上升沿输出。可在用户
配置该SRAM用于操作使用SCD的任一种模式
模式输入。
字节写和全局写
通过使用字节写使能进行字节写操作
（BW）的输入与一个或多个单独的字节的写
信号（ Bx的） 。此外，全局写（ GW）是供
写字节写入控制的所有字节在同一时间，不管
输入。
FLXDrive
该ZQ引脚允许较高的驱动力之间选择（ ZQ低）
多点总线的应用程序和正常的驱动强度（ ZQ
浮动或高）点至点应用。看到输出驱动器
特性图表的详细信息。
睡眠模式
低功耗（休眠模式）通过断言实现（高）
在ZZ的信号，或通过停止时钟（CK） 。存储器的数据是
在休眠模式下保持不变。
核心和接口电压
该GS882V37AB / D工作在1.8 V电源。所有输入
1.8 V兼容。单独的输出电源（V
DDQ
）引脚用于
去耦从内部电路输出噪声和1.8 V
兼容。
功能说明
应用
该GS882V37AB / D是9437184位高性能
同步SRAM与一个2位的猝发地址计数器。虽然
一类最初为2级缓存的应用
支持高性能的CPU ，该装置现在发现
同步SRAM的应用程序，从
DSP总店联网芯片组的支持。
控制
地址，数据的I / O ，芯片使能（ E1 ） ，地址突发控制
输入（ ADSP ， ADSC ， ADV ） ，写控制输入（ BX， BW ，
GW）是同步的，并通过一个正边沿被控制
触发时钟输入（CK） 。输出使能（ G）和断电
控制（ ZZ ）是异步输入。脉冲串的周期可以启动
无论是与ADSP或ADSC输入。在连拍模式下，后续的
内部产生并通过控制猝发地址
ADV 。猝发地址计数器可以被配置为计数中
线性或交错为了与线性突发顺序（ LBO ）
输入。连拍功能不需要使用。新地址可以
在每个周期的芯片的性能不会降低加载。
参数简介
管道
3-1-1-1
1.8 V
t
KQ
TCYCLE
CURR （ X36 ）
-250
2.0
4.0
320
-225
2.2
4.4
295
-200
2.5
5.0
265
单位
ns
ns
mA
冯： 1.02 7/2004
1/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS882V37AB/D-250/225/200
GS882V37A垫出119焊球BGA -顶视图（ B包）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
C4
DQ
C3
V
DDQ
DQ
C2
DQ
C1
V
DDQ
DQ
D1
DQ
D2
V
DDQ
DQ
D3
DQ
D4
NC
NC
V
DDQ
2
A
6
NC
A
5
DQ
C9
DQ
C8
DQ
C7
DQ
C6
DQ
C5
V
DD
DQ
D5
DQ
D6
DQ
D7
DQ
D8
DQ
D9
A
2
NC
TMS
3
A
7
A
4
A
3
V
SS
V
SS
V
SS
B
C
V
SS
NC
V
SS
B
D
V
SS
V
SS
V
SS
LBO
A
10
TDI
4
ADSP
ADSC
V
DD
ZQ
E
1
G
ADV
GW
V
DD
CK
SCD
BW
A
1
A
0
V
DD
A
11
TCK
5
A
8
A
15
A
14
V
SS
V
SS
V
SS
B
B
V
SS
NC
V
SS
B
A
V
SS
V
SS
V
SS
V
DDQ
/
DNU
A
12
TDO
6
A
9
A
17
A
16
DQ
B9
DQ
B8
DQ
B7
DQ
B6
DQ
B5
V
DD
DQ
A5
DQ
A6
DQ
A7
DQ
A8
DQ
A9
A
13
NC
NC
7
V
DDQ
NC
NC
DQ
B4
DQ
B3
V
DDQ
DQ
B2
DQ
B1
V
DDQ
DQ
A1
DQ
A2
V
DDQ
DQ
A3
DQ
A4
PE
ZZ
V
DDQ
冯： 1.02 7/2004
2/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS882V37AB/D-250/225/200
165焊球BGA - X36通用I / O -顶视图（ D组）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC
NC
DQC
DQC
DQC
DQC
DQC
V
DDQ
/
DNU
DQD
DQD
DQD
DQD
DQD
NC
LBO
2
A
A
NC
DQC
DQC
DQC
DQC
MCL
DQD
DQD
DQD
DQD
SCD
NC
NC
3
E1
E2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BC
BD
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
5
BB
BA
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
E3
CK
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
A1
A0
7
BW
GW
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
8
ADSC
G
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQB
DQB
DQB
DQB
ZQ
DQA
DQA
DQA
DQA
NC
A
A
11
NC
NC
DQB
DQB
DQB
DQB
DQB
ZZ
DQA
DQA
DQA
DQA
DQA
A17
A
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
11 ×15焊球BGA - 13毫米×15毫米机身， 1.0毫米凸块间距
冯： 1.02 7/2004
3/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS882V37AB/D-250/225/200
GS882V37A BGA引脚说明
符号
A
0
, A
1
A
DQ
A
DQ
B
DQ
C
DQ
D
B
A
, B
B
, B
C
, B
D
NC
CK
BW
GW
E
1
G
ADV
ADSP ， ADSC
ZZ
LBO
SCD
PE
ZQ
TMS
TDI
TDO
TCK
V
DD
V
SS
V
DDQ
V
DDQ
/ DNU
TYPE
I
I
I / O
I
—
I
I
I
I
I
I
I
I
I
I
I
I
I
I
O
I
I
I
I
—
描述
地址域的LSB和地址计数器的预置输入
地址输入
数据输入和输出引脚
字节写使能为DQ
A
， DQ
B
， DQ
C
， DQ
D
的I / O ;低电平有效（ X36版）
无连接
时钟输入信号;高电平有效
字节写，将所有启用的字节;低电平有效
全局写使能，将所有字节;低电平有效
芯片使能;低电平有效
输出使能;低电平有效
突发地址计数器提前实现;低电平有效
地址选通（处理器，高速缓存控制器） ;低电平有效
睡眠模式控制;高电平有效
线性突发顺序模式;低电平有效
单周期取消/双循环取消模态控制
第9位使能;低电平有效（高= X16 / 32模式，低= X18 / 36模式）
FLXDrive输出阻抗控制
（低=低阻抗[高驱动器] ，高=高阻抗[低驱动器] ）
扫描测试模式选择
扫描测试数据
扫描测试数据输出
扫描测试时钟
核心供电
I / O和核心地
输出驱动器电源
V
DDQ
或V
DD
（必须绑高）
or
不使用（必须悬空）
冯： 1.02 7/2004
4/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
GS882V37AB/D-250/225/200
GS882V37A （ PE = 0 ）框图
注册
A0–An
D
Q
A0
D0
A1
Q0
D1
Q1
计数器
负载
A0
A1
A
LBO
ADV
CK
ADSC
ADSP
GW
BW
B
A
注册
内存
ARRAY
Q
D
Q
36
D
36
注册
D
B
B
Q
4
注册
D
B
C
Q
Q
注册
D
注册
Q
注册
D
D
B
D
Q
注册
D
Q
36
36
E
1
注册
D
Q
36
注册
D
Q
FT
G
掉电
控制
36
ZZ
SCD
DQx1–DQx9
注：图中所示为简单起见，只有X36版本。
冯： 1.02 7/2004
5/28
2002年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
QQ：2881677436 复制
