【初步GS880Z18/36T-11/100/80/66100引脚TQFP商用温度工业级温度特点 51】,IC型号GS880Z18-66,GS880Z18-66 PDF资料,GS880Z18-66经销商,ic,电子元器件-51电子网

初步

GS880Z18/36T-11/100/80/66

100引脚TQFP

商用温度

工业级温度

特点

512K ×18和256K ×36配置

用户可配置的管道和流量通过模式

NBT （无总线转左右）功能，允许零等待

读 - 写 - 读总线利用率

引脚完全兼容两种流水线和流过

NtRAM ， NOBL 和ZBT SRAM的

引脚与2M ， 4M和16M （未来）设备兼容

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

字节写操作（ 9位字节）

3芯片使能轻松深度扩展信号

时钟控制，注册地址，数据和控制

ZZ引脚自动断电

JEDEC标准的100引脚TQFP封装

8MB流水线和流量通过

100兆赫， 66兆赫

3.3 V V

DD

同步NBT SRAM的

2.5 V和3.3 V V

DDQ

后期写的SRAM ，允许使用所有可用总线

带宽不再需要插入取消选择周期

当设备从切换的读写周期。

因为它是一种同步装置，地址，数据输入，并

读/写控制输入端上捕获的上升沿

输入时钟。突发顺序控制（ LBO）必须连接到电源

铁路正常运行。异步输入包括

休眠模式使能（ ZZ ）和输出使能。输出使能

用于改写输出的同步控制

司机把RAM的输出驱动器关闭，在任何时候。

写周期是内部自定时的由上升开始

在时钟输入的边缘。这个特性消除了复杂的场外

通过异步SRAM芯片所需的写入脉冲的产生

并简化了输入信号的定时。

该GS880Z18 / 36T可以通过操作该用户被配置

在管道或流通过模式。操作为流水线

同步装置中，除了上升沿触发

注册了捕获输入信号，该设备采用了

上升沿触发的输出寄存器。对于读周期，流水线

SRAM的输出数据是通过触发边缘暂时存储

在访问周期内输出寄存器，然后被释放到

输出驱动器，时钟的下一个上升沿。

该GS880Z18 / 36T与GSI的实现高

高性能的CMOS技术，是在一个JEDEC-可用

标准的100引脚TQFP封装。

-11

管道

3-1-1-1

流经

2-1-1-1

t

周期

t

KQ

I

DD

t

KQ

t

周期

I

DD

10纳秒

4.5纳秒

210毫安

11纳秒

15纳秒

150毫安

-100

10纳秒

4.5纳秒

210毫安

12纳秒

15纳秒

150毫安

-80

12.5纳秒

4.8纳秒

190毫安

14纳秒

15纳秒

130毫安

-66

15纳秒

5纳秒

170毫安

18纳秒

20纳秒

130毫安

功能说明

该GS880Z18 / 36T是一个8Mbit的同步静态SRAM 。

GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或其他

流水线的读/双晚写或流经读/单

流经流水线和NBT SRAM返回到回读/写周期

时钟

地址

读/写

A

R

B

W

Q

A

C

R

D

B

Q

A

1/25

D

W

Q

C

D

B

E

R

D

Q

C

F

W

Q

E

D

Q

E

流经

数据I / O

流水线

数据I / O

冯： 1.10 8/2000

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

NOBL是赛普拉斯半导体公司的商标.. NtRAM是三星电子有限公司的注册商标.. ZBT是集成设备技术公司的商标。

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18T引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

V

DD

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

512K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

A

18

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

NC

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

GS880Z36T引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

V

DD

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

100引脚TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 83, 82,

81, 50, 49, 48, 47, 46, 45, 44

80

89

93

94

95

96

88

98

97

92

86

85

87

58, 59, 62,63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57, 75, 78, 79,

1, 2, 3, 6, 7, 25, 28, 29, 30, 95,

96

51, 52, 53, 56, 57, 58, 59, 62,63

68, 69, 72, 73, 74, 75, 78, 79, 80

1, 2, 3, 6, 7, 8, 9, 12, 13

64

14

31

15, 16, 41, 65, 91

5,10, 17, 21, 26, 40, 55, 60, 67,

71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

38, 39, 42, 43, 66, 84

符号

A

0

, A

1

A

2

–A

17

A

18

CK

B

A

B

C

B

D

W

E

1

E

2

E

3

G

ADV

CKE

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

DQ

C1

-DQ

C9

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

In

I / O

-

I / O

In

-

描述

突发地址输入;预装爆计数器

地址输入

地址输入（ X18版本）

时钟输入信号

数据输入DQ字节写入信号

A1

-DQ

A9

;低电平有效

数据输入DQ字节写入信号

B1

-DQ

B9

;低电平有效

数据输入DQ字节写入信号

C1

-DQ

C9

;低电平有效（ X32 / X36版本）

数据输入DQ字节写入信号

D1

-DQ

D9

;低电平有效（ X32 / X36版本）

写使能;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效;自解码的深度扩张

芯片使能;活性低，对自解码的深度扩展

输出使能;低电平有效

前进/负载突发地址计数器控制引脚

时钟输入缓冲器使能;低电平有效

字节的数据输入和输出引脚（ X18版本）

字节B数据输入和输出引脚（仅X18版）

无连接（ X18版本）

字节的数据输入和输出引脚（ X36版本）

字节B数据输入和输出引脚（ X36版本）

字节C数据输入和输出引脚（ X36版本）

字节D数据输入和输出引脚（ X36版本）

掉电控制;高电平有效

管线/流过模式控制;低电平有效

线性突发顺序;低电平有效

3.3 V电源

地

降噪3.3 V输出电源

无连接

18 ， 19 ， 22 ， 23 ， 24 ， 25 ， 28 ， 29 ， 30 DQ

D1

-DQ

D9

冯： 1.10 8/2000

4/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18 / 36 NBT SRAM功能框图

DQA - DQN

FT

Q

写数据

K

注册1

D

写数据

写地址

BURST

计数器

K

注册2

SA1’

SA0’

数据一致性

读，写和

D

K

控制逻辑

SA1

SA0

K

写地址

注册1

MATCH

Q

E

1

E

2

B

A

B

C

A0–A17

LBO

B

D

E

3

W

K

FT

ADV

CK

冯： 1.10 8/2000

5/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

CKE

G

编写驱动程序

内存

ARRAY

注册2

K

检测放大器

K

初步

GS880Z18/36T-11/100/80/66

100引脚TQFP

商用温度

工业级温度

特点

512K ×18和256K ×36配置

用户可配置的管道和流量通过模式

NBT （无总线转左右）功能，允许零等待

读 - 写 - 读总线利用率

引脚完全兼容两种流水线和流过

NtRAM ， NOBL 和ZBT SRAM的

引脚与2M ， 4M和16M （未来）设备兼容

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

字节写操作（ 9位字节）

3芯片使能轻松深度扩展信号

时钟控制，注册地址，数据和控制

ZZ引脚自动断电

JEDEC标准的100引脚TQFP封装

8MB流水线和流量通过

100兆赫， 66兆赫

3.3 V V

DD

同步NBT SRAM的

2.5 V和3.3 V V

DDQ

后期写的SRAM ，允许使用所有可用总线

带宽不再需要插入取消选择周期

当设备从切换的读写周期。

因为它是一种同步装置，地址，数据输入，并

读/写控制输入端上捕获的上升沿

输入时钟。突发顺序控制（ LBO）必须连接到电源

铁路正常运行。异步输入包括

休眠模式使能（ ZZ ）和输出使能。输出使能

用于改写输出的同步控制

司机把RAM的输出驱动器关闭，在任何时候。

写周期是内部自定时的由上升开始

在时钟输入的边缘。这个特性消除了复杂的场外

通过异步SRAM芯片所需的写入脉冲的产生

并简化了输入信号的定时。

该GS880Z18 / 36T可以通过操作该用户被配置

在管道或流通过模式。操作为流水线

同步装置中，除了上升沿触发

注册了捕获输入信号，该设备采用了

上升沿触发的输出寄存器。对于读周期，流水线

SRAM的输出数据是通过触发边缘暂时存储

在访问周期内输出寄存器，然后被释放到

输出驱动器，时钟的下一个上升沿。

该GS880Z18 / 36T与GSI的实现高

高性能的CMOS技术，是在一个JEDEC-可用

标准的100引脚TQFP封装。

-11

管道

3-1-1-1

流经

2-1-1-1

t

周期

t

KQ

I

DD

t

KQ

t

周期

I

DD

10纳秒

4.5纳秒

210毫安

11纳秒

15纳秒

150毫安

-100

10纳秒

4.5纳秒

210毫安

12纳秒

15纳秒

150毫安

-80

12.5纳秒

4.8纳秒

190毫安

14纳秒

15纳秒

130毫安

-66

15纳秒

5纳秒

170毫安

18纳秒

20纳秒

130毫安

功能说明

该GS880Z18 / 36T是一个8Mbit的同步静态SRAM 。

GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或其他

流水线的读/双晚写或流经读/单

流经流水线和NBT SRAM返回到回读/写周期

时钟

地址

读/写

A

R

B

W

Q

A

C

R

D

B

Q

A

1/25

D

W

Q

C

D

B

E

R

D

Q

C

F

W

Q

E

D

Q

E

流经

数据I / O

流水线

数据I / O

冯： 1.10 8/2000

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

NOBL是赛普拉斯半导体公司的商标.. NtRAM是三星电子有限公司的注册商标.. ZBT是集成设备技术公司的商标。

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18T引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

V

DD

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

512K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

A

18

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

NC

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

GS880Z36T引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

V

DD

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

100引脚TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 83, 82,

81, 50, 49, 48, 47, 46, 45, 44

80

89

93

94

95

96

88

98

97

92

86

85

87

58, 59, 62,63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57, 75, 78, 79,

1, 2, 3, 6, 7, 25, 28, 29, 30, 95,

96

51, 52, 53, 56, 57, 58, 59, 62,63

68, 69, 72, 73, 74, 75, 78, 79, 80

1, 2, 3, 6, 7, 8, 9, 12, 13

64

14

31

15, 16, 41, 65, 91

5,10, 17, 21, 26, 40, 55, 60, 67,

71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

38, 39, 42, 43, 66, 84

符号

A

0

, A

1

A

2

–A

17

A

18

CK

B

A

B

C

B

D

W

E

1

E

2

E

3

G

ADV

CKE

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

DQ

C1

-DQ

C9

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

In

I / O

-

I / O

In

-

描述

突发地址输入;预装爆计数器

地址输入

地址输入（ X18版本）

时钟输入信号

数据输入DQ字节写入信号

A1

-DQ

A9

;低电平有效

数据输入DQ字节写入信号

B1

-DQ

B9

;低电平有效

数据输入DQ字节写入信号

C1

-DQ

C9

;低电平有效（ X32 / X36版本）

数据输入DQ字节写入信号

D1

-DQ

D9

;低电平有效（ X32 / X36版本）

写使能;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效;自解码的深度扩张

芯片使能;活性低，对自解码的深度扩展

输出使能;低电平有效

前进/负载突发地址计数器控制引脚

时钟输入缓冲器使能;低电平有效

字节的数据输入和输出引脚（ X18版本）

字节B数据输入和输出引脚（仅X18版）

无连接（ X18版本）

字节的数据输入和输出引脚（ X36版本）

字节B数据输入和输出引脚（ X36版本）

字节C数据输入和输出引脚（ X36版本）

字节D数据输入和输出引脚（ X36版本）

掉电控制;高电平有效

管线/流过模式控制;低电平有效

线性突发顺序;低电平有效

3.3 V电源

地

降噪3.3 V输出电源

无连接

18 ， 19 ， 22 ， 23 ， 24 ， 25 ， 28 ， 29 ， 30 DQ

D1

-DQ

D9

冯： 1.10 8/2000

4/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18 / 36 NBT SRAM功能框图

DQA - DQN

FT

Q

写数据

K

注册1

D

写数据

写地址

BURST

计数器

K

注册2

SA1’

SA0’

数据一致性

读，写和

D

K

控制逻辑

SA1

SA0

K

写地址

注册1

MATCH

Q

E

1

E

2

B

A

B

C

A0–A17

LBO

B

D

E

3

W

K

FT

ADV

CK

冯： 1.10 8/2000

5/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

CKE

G

编写驱动程序

内存

ARRAY

注册2

K

检测放大器

K

初步

GS880Z18/36T-11/100/80/66

100引脚TQFP

商用温度

工业级温度

特点

512K ×18和256K ×36配置

用户可配置的管道和流量通过模式

NBT （无总线转左右）功能，允许零等待

读 - 写 - 读总线利用率

引脚完全兼容两种流水线和流过

NtRAM ， NOBL 和ZBT SRAM的

引脚与2M ， 4M和16M （未来）设备兼容

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

字节写操作（ 9位字节）

3芯片使能轻松深度扩展信号

时钟控制，注册地址，数据和控制

ZZ引脚自动断电

JEDEC标准的100引脚TQFP封装

8MB流水线和流量通过

100兆赫， 66兆赫

3.3 V V

DD

同步NBT SRAM的

2.5 V和3.3 V V

DDQ

后期写的SRAM ，允许使用所有可用总线

带宽不再需要插入取消选择周期

当设备从切换的读写周期。

因为它是一种同步装置，地址，数据输入，并

读/写控制输入端上捕获的上升沿

输入时钟。突发顺序控制（ LBO）必须连接到电源

铁路正常运行。异步输入包括

休眠模式使能（ ZZ ）和输出使能。输出使能

用于改写输出的同步控制

司机把RAM的输出驱动器关闭，在任何时候。

写周期是内部自定时的由上升开始

在时钟输入的边缘。这个特性消除了复杂的场外

通过异步SRAM芯片所需的写入脉冲的产生

并简化了输入信号的定时。

该GS880Z18 / 36T可以通过操作该用户被配置

在管道或流通过模式。操作为流水线

同步装置中，除了上升沿触发

注册了捕获输入信号，该设备采用了

上升沿触发的输出寄存器。对于读周期，流水线

SRAM的输出数据是通过触发边缘暂时存储

在访问周期内输出寄存器，然后被释放到

输出驱动器，时钟的下一个上升沿。

该GS880Z18 / 36T与GSI的实现高

高性能的CMOS技术，是在一个JEDEC-可用

标准的100引脚TQFP封装。

-11

管道

3-1-1-1

流经

2-1-1-1

t

周期

t

KQ

I

DD

t

KQ

t

周期

I

DD

10纳秒

4.5纳秒

210毫安

11纳秒

15纳秒

150毫安

-100

10纳秒

4.5纳秒

210毫安

12纳秒

15纳秒

150毫安

-80

12.5纳秒

4.8纳秒

190毫安

14纳秒

15纳秒

130毫安

-66

15纳秒

5纳秒

170毫安

18纳秒

20纳秒

130毫安

功能说明

该GS880Z18 / 36T是一个8Mbit的同步静态SRAM 。

GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或其他

流水线的读/双晚写或流经读/单

流经流水线和NBT SRAM返回到回读/写周期

时钟

地址

读/写

A

R

B

W

Q

A

C

R

D

B

Q

A

1/25

D

W

Q

C

D

B

E

R

D

Q

C

F

W

Q

E

D

Q

E

流经

数据I / O

流水线

数据I / O

冯： 1.10 8/2000

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

NOBL是赛普拉斯半导体公司的商标.. NtRAM是三星电子有限公司的注册商标.. ZBT是集成设备技术公司的商标。

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18T引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

V

DD

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

NC

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

512K ×18

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

A

18

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

NC

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

GS880Z36T引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

V

DD

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×36

10

71

11

顶视图

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

17

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

NC

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

冯： 1.10 8/2000

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

LBO

A

5

A

4

A

3

A

2

A

1

A

0

NC

V

SS

V

DD

NC

A

10

A

11

A

12

A

13

A

14

A

15

A

16

3/25

1998 ，千兆半导体公司

初步

.

GS880Z18/36T-11/100/80/66

100引脚TQFP引脚说明

引脚位置

37, 36

35, 34, 33, 32, 100, 99, 83, 82,

81, 50, 49, 48, 47, 46, 45, 44

80

89

93

94

95

96

88

98

97

92

86

85

87

58, 59, 62,63, 68, 69, 72, 73, 74

8, 9, 12, 13, 18, 19, 22, 23, 24

51, 52, 53, 56, 57, 75, 78, 79,

1, 2, 3, 6, 7, 25, 28, 29, 30, 95,

96

51, 52, 53, 56, 57, 58, 59, 62,63

68, 69, 72, 73, 74, 75, 78, 79, 80

1, 2, 3, 6, 7, 8, 9, 12, 13

64

14

31

15, 16, 41, 65, 91

5,10, 17, 21, 26, 40, 55, 60, 67,

71, 76, 90

4, 11, 20, 27, 54, 61, 70, 77

38, 39, 42, 43, 66, 84

符号

A

0

, A

1

A

2

–A

17

A

18

CK

B

A

B

C

B

D

W

E

1

E

2

E

3

G

ADV

CKE

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

NC

DQ

A1

-DQ

A9

DQ

B1

-DQ

B9

DQ

C1

-DQ

C9

ZZ

FT

LBO

V

DD

V

SS

V

DDQ

NC

TYPE

In

I / O

-

I / O

In

-

描述

突发地址输入;预装爆计数器

地址输入

地址输入（ X18版本）

时钟输入信号

数据输入DQ字节写入信号

A1

-DQ

A9

;低电平有效

数据输入DQ字节写入信号

B1

-DQ

B9

;低电平有效

数据输入DQ字节写入信号

C1

-DQ

C9

;低电平有效（ X32 / X36版本）

数据输入DQ字节写入信号

D1

-DQ

D9

;低电平有效（ X32 / X36版本）

写使能;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效;自解码的深度扩张

芯片使能;活性低，对自解码的深度扩展

输出使能;低电平有效

前进/负载突发地址计数器控制引脚

时钟输入缓冲器使能;低电平有效

字节的数据输入和输出引脚（ X18版本）

字节B数据输入和输出引脚（仅X18版）

无连接（ X18版本）

字节的数据输入和输出引脚（ X36版本）

字节B数据输入和输出引脚（ X36版本）

字节C数据输入和输出引脚（ X36版本）

字节D数据输入和输出引脚（ X36版本）

掉电控制;高电平有效

管线/流过模式控制;低电平有效

线性突发顺序;低电平有效

3.3 V电源

地

降噪3.3 V输出电源

无连接

18 ， 19 ， 22 ， 23 ， 24 ， 25 ， 28 ， 29 ， 30 DQ

D1

-DQ

D9

冯： 1.10 8/2000

4/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

初步

.

GS880Z18/36T-11/100/80/66

GS880Z18 / 36 NBT SRAM功能框图

DQA - DQN

FT

Q

写数据

K

注册1

D

写数据

写地址

BURST

计数器

K

注册2

SA1’

SA0’

数据一致性

读，写和

D

K

控制逻辑

SA1

SA0

K

写地址

注册1

MATCH

Q

E

1

E

2

B

A

B

C

A0–A17

LBO

B

D

E

3

W

K

FT

ADV

CK

冯： 1.10 8/2000

5/25

1998 ，千兆半导体公司

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com

CKE

G

编写驱动程序

内存

ARRAY

注册2

K

检测放大器

K